对比文件名称：2008-07-10_US2008164927A_发明申请_US20080164927A1 Low-Phase Noise Low-Power Accurate I_Q Generator Using A Dynamic Frequency Divider
目标专利名称：具有同步化输出的分频器CN102356369B
本次调用的模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：其包含：单端分频器，其操作以：在频率上对时钟信号进行划分**<br>**判断：《直接公开》** | 图6及相关描述。例如，系统600包括由第一锁存器610和第二锁存器620形成的第一动态CMOS分频器，以及由第三锁存器630和第四锁存器640形成的第二动态CMOS分频器。这些分频器接收时钟信号CLK 692和时钟条信号CLKB 694，并产生分频后的I/Q信号（参见第[0044]段）。 | 对比文件明确公开了包含分频器的系统，该分频器接收时钟信号（CLK/CLKB）并产生频率为时钟信号频率一半的输出信号（即，进行除以2的操作）。这属于对时钟信号进行频率划分。因此，本领域技术人员能够毫无疑义地得出对比文件公开了“单端分频器，其操作以：在频率上对时钟信号进行划分”这一技术特征。 |
| **技术特征B：提供第一及第二单端信号，所述第一单端信号的上升沿从所述第二单端信号的上升沿延迟第一时间**<br>**判断：《未公开》** | 无直接对应描述。图6中的系统600生成具有相位关系的信号，但未明确描述第一单端信号（例如，节点C信号）的上升沿从第二单端信号（例如，节点B信号）的上升沿延迟一个由特定反相器（如反相器340）引入的固定延迟时间。 | 目标专利中，该“第一时间”延迟是由单端分频器内部特定反相器（如说明书附图3、4中的反相器340）的固有延迟造成的，是产生时序偏斜的直接原因。对比文件虽然公开了分频器结构（如附图8的分频器800），并可能隐含信号在通过反相器链时存在延迟，但未明确描述或必然推导出由特定反相器（对应于目标专利的第三反相器）引起的、存在于第一和第二单端信号（对应于目标专利中来自第二和第三反相器的输出）上升沿之间的具体延迟关系。该特征限定了信号间的特定时序因果关系，对比文件未公开。 |
| **技术特征C：及同步电路，其耦合到所述单端分频器，所述同步电路经配置以对所述第一单端信号及第二单端信号去偏斜，且操作以：产生差分输出信号，所述差分输出信号包括对应所述第一单端信号的第一差分输出信号及对应所述第二单端信号的第二差分输出信号**<br>**判断：《未公开》** | 无直接对应描述。对比文件的系统600旨在通过交叉耦合的反相器（如530, 540）进行相位锁定以生成精确的I/Q信号，但其架构和目的与目标专利的“同步电路”不同。对比文件未描述用于对来自单端分频器的两个具有时序偏斜的单端信号进行“重新取样”以“去偏斜”并产生时间对准的差分输出信号的电路。 | 目标专利的同步电路核心功能是基于时钟信号对具有时序偏斜的两个单端信号进行重新取样，以消除偏斜，产生同步的差分输出信号。对比文件图6的系统600使用交叉耦合的反相器（530, 540）作为反馈电路，其作用是在两个独立的分频器（510, 520）的输出或内部节点之间建立并维持180°的相位锁定关系（参见第[0040]段），而不是对来自同一个分频器的两个信号进行时序上的重新对齐（去偏斜）。两者的电路结构、连接方式和工作原理均不同。因此，对比文件未公开该技术特征。 |
| **技术特征D：基于所述时钟信号对所述第一单端信号，而非所述第二单端信号进行重新取样以获得所述第一差分输出信号**<br>**判断：《未公开》** | 无相关描述。对比文件未提及对信号进行“重新取样”（re-sampling）的操作。 | 目标专利中，同步电路通过开关和反相器构成的取样与保持电路或锁存器，基于时钟信号对单端信号进行重新取样。这是实现去偏斜的关键步骤。对比文件中完全没有涉及“重新取样”这一技术手段。因此，该特征未被公开。 |
| **技术特征E：基于所述时钟信号对所述第二单端信号进行重新取样以获得所述第二差分输出信号**<br>**判断：《未公开》** | 无相关描述。同上。 | 同技术特征D，对比文件未公开“重新取样”的技术手段。因此，该特征未被公开。 |
| **技术特征F：及输出所述差分输出信号，其中所述第一差分输出信号和第二差分输出信号从所述时钟信号去偏斜且偏移统一时间。**<br>**判断：《未公开》** | 无相关描述。对比文件未描述输出信号“从所述时钟信号去偏斜”以及“偏移统一时间”的特性。 | 该特征限定了同步电路输出信号的特性和效果：即通过重新取样，使得差分输出信号不仅相互之间时间对准（去偏斜），而且相对于时钟信号具有确定且统一的延迟（偏移统一时间）。这是目标专利同步电路带来的技术效果。对比文件未公开实现此效果的电路和方法，因此该特征未被公开。 |
| **技术特征G：其中所述单端分频器包含耦合成回路的第一反相器、第二反相器及第三反相器，所述第一反相器由所述时钟信号的第一版本锁存，所述第二反相器由所述时钟信号的第二版本锁存，所述第一及第二单端信号为来自所述第二反相器及第三反相器的输出。**<br>**判断：《直接公开》** | 图8及相关描述（第[0007]段）。图8示出了常规动态CMOS分频器800，其包括第一反相器810、第二反相器820和第三反相器830。第一反相器810和第二反相器820作为由时钟信号840和时钟条信号控制的动态锁存器。第三反相器830提供负反馈回路所需的反相。第一和第二反相器分别由时钟信号的互补版本（第一版本和第二版本）控制。输出信号来自第二反相器820和第三反相器830。 | 对比文件图8明确公开了一个包含三个反相器（810, 820, 830）耦合成回路的单端分频器。其中，第一反相器810由时钟信号CLK（第二版本）通过开关锁存，第二反相器820由时钟条信号CLKB（第一版本）通过开关锁存。输出信号Q和Qb（即第一和第二单端信号）分别来自第二反相器820和第三反相器830。这与目标专利技术特征G描述的结构完全一致。因此，本领域技术人员能够毫无疑义地得出该特征被直接公开。 |
| **技术特征H：其中所述同步电路包含：第一及第二开关，其耦合到所述单端分频器且操作以分别接收所述第一及第二单端信号**<br>**判断：《未公开》** | 无相关描述。对比文件图6的系统600中，没有对应于目标专利图3中开关360、362的电路元件，用于从单端分频器的特定节点接收信号并进行重新取样。 | 该特征描述了同步电路的一种具体实施方式，包括接收单端信号的开关。对比文件的电路架构中不存在这样的开关结构。因此，该特征未被公开。 |
| **技术特征I：及第一及第二反相器，其分别耦合到所述第一及第二开关且操作以提供所述差分输出信号。**<br>**判断：《未公开》** | 无相关描述。同上。 | 该特征进一步描述了开关后接反相器以提供差分输出。对比文件中没有对应的电路连接关系。因此，该特征未被公开。 |
| **技术特征J：其中所述同步电路包含：第一及第二反相器，其耦合到所述单端分频器且操作以分别接收所述第一及第二单端信号**<br>**判断：《未公开》** | 无相关描述。对比文件图6中，反馈电路530、540中的反相器是交叉耦合的，用于相位锁定，其输入端分别连接两个不同分频器的节点，而不是接收来自同一个单端分频器的两个单端信号。 | 该特征描述了同步电路的另一种实施方式，其中反相器直接接收单端信号。对比文件中的反相器（如532, 534）功能是相位锁定，连接方式和目标专利不同。因此，该特征未被公开。 |
| **技术特征K：及第一及第二开关，其分别耦合到所述第一及第二反相器且操作以分别启用及停用所述第一及第二反相器。**<br>**判断：《未公开》** | 无相关描述。对比文件中不存在用于启用/停用反相器的此类开关。 | 该特征描述了通过开关控制反相器供电以实现锁存功能。对比文件未公开此结构。因此，该特征未被公开。 |
| **技术特征L：其中所述同步电路包含：第一及第二开关，其耦合到所述单端分频器且操作以分别接收所述第一及第二单端信号**<br>**判断：《未公开》** | 同技术特征H。 | 同技术特征H，未被公开。 |
| **技术特征M：第一及第二反相器，其分别耦合到所述第一及第二开关**<br>**判断：《未公开》** | 同技术特征I。 | 同技术特征I，未被公开。 |
| **技术特征N：第三及第四开关，其分别耦合到所述第一及第二反相器**<br>**判断：《未公开》** | 无相关描述。对比文件未公开这种两级重新取样结构中的第二级开关。 | 该特征涉及两级重新取样同步电路的第二级开关。对比文件未公开任何重新取样结构，因此该特征未被公开。 |
| **技术特征O：第三及第四反相器，其分别耦合到所述第三及第四开关**<br>**判断：《未公开》** | 无相关描述。同上。 | 同技术特征N，未被公开。 |
| **技术特征P：操作以提供所述差分输出信号。**<br>**判断：《未公开》** | 无相关描述。对比文件图6系统600的输出信号来自分频器输出端或反馈电路连接点，并非来自如目标专利图7所示的由第二级反相器390、392提供的差分输出。 | 该特征限定了第二级反相器提供最终差分输出。对比文件未公开此电路结构和输出方式。因此，该特征未被公开。 |
| **技术特征Q：其中所述第一及第二开关是基于所述时钟信号的第一版本来控制的，且其中所述第三及第四开关是基于所述时钟信号的第二版本来控制的。**<br>**判断：《未公开》** | 无相关描述。对比文件未公开所述开关，因此也未公开其控制方式。 | 该特征限定了两级重新取样电路中各级开关的控制时钟。由于对比文件未公开该电路，自然也未公开其控制时序。因此，该特征未被公开。 |
| **技术特征R：其中所述单端分频器进一步操作以提供第三及第四单端信号，且其中所述同步电路包含：第一、第二、第三及第四开关，其耦合到所述单端分频器且操作以分别接收所述第一、第二、第三及第四单端信号**<br>**判断：《未公开》** | 无直接对应描述。对比文件图6的系统600能够生成I和Q信号，但其架构是通过两个分频器（510, 520）和反馈电路（530, 540）交叉耦合实现的，并非从一个单端分频器扩展出四个单端信号，再通过开关接收。 | 目标专利该特征描述了用于产生差分I/Q LO信号的扩展实施方式，其中单端分频器（如图8中的316）提供四路单端信号，并由同步电路中的多组开关接收。对比文件图6的系统600虽然也生成I/Q信号，但实现原理不同：它使用两个独立的分频器，并通过反馈电路锁定其相位关系。其电路结构、信号生成路径与目标专利的“单端分频器提供四路信号+同步电路处理”的方案有本质区别。因此，该特征未被公开。 |
| **技术特征S：及第一、第二、第三及第四反相器，其分别耦合到所述第一、第二、第三及第四开关，所述第一及第二反相器提供差分同相本机振荡器信号，且所述第三及第四反相器提供差分正交本机振荡器信号。**<br>**判断：《未公开》** | 无相关描述。对比文件图6中，I和Q信号直接从分频器或反馈电路的节点输出，并非通过如目标专利图8所示的、由开关和反相器构成的同步电路产生。 | 该特征描述了I/Q同步电路的具体结构。对比文件未公开此结构。因此，该特征未被公开。 |
| **技术特征T：其中所述同步电路进一步包含：第五、第六、第七及第八开关，其分别耦合到所述第一、第二、第三及第四反相器**<br>**判断：《未公开》** | 无相关描述。对比文件未公开两级重新取样结构。 | 该特征涉及用于I/Q信号的两级重新取样电路中的第二级开关。对比文件未公开此结构。因此，该特征未被公开。 |
| **技术特征U：及第五、第六、第七及第八反相器，其分别耦合到所述第五、第六、第七及第八开关，所述第五及第六反相器提供所述差分同相本机振荡器信号，且所述第七及第八反相器提供所述差分正交本机振荡器信号。**<br>**判断：《未公开》** | 无相关描述。同上。 | 同技术特征T，未被公开。 |
| **技术特征V：其中所述第一、第二、第七及第八开关是基于所述时钟信号的第一版本来控制的，且其中所述第三、第四、第五及第六开关是基于所述时钟信号的第二版本来控制的。**<br>**判断：《未公开》** | 无相关描述。对比文件未公开所述开关及其控制时序。 | 该特征限定了复杂I/Q同步电路中各级开关的控制时钟。由于对比文件未公开该电路，该特征也未被公开。 |
| **技术特征W：其中所述同步电路包含同相/正交同步电路，其同步同相沟道和正交沟道上的信号。**<br>**判断：《未公开》** | 对比文件整体涉及I/Q信号生成器（如标题和摘要所述），其系统（如图4、5、6）能够产生同相(I)和正交(Q)信号。例如，第[0031]段描述了输出信号I、Ib、Q、Qb。 | 虽然对比文件公开了能够产生同相和正交信号的电路（即I/Q生成器），但技术特征W限定的是“同步电路包含同相/正交同步电路，其同步同相沟道和正交沟道上的信号”。目标专利中的“同相/正交同步电路”（如附图8中的356）具有特定的电路结构和同步（重新取样）功能。对比文件产生I/Q信号的机制（通过两个分频器交叉耦合及反馈锁定相位）与目标专利中通过同步电路对来自单端分频器的信号进行“同步”（重新取样）的机制不同。因此，对比文件未公开目标专利所限定的具有特定结构和功能的“同相/正交同步电路”。 |
<<<A>>><<<G>>>