返回项目页面
对比文件列表
1998-07-15_EP0853376A_发明公开_EP0853376A1 Low voltage double balanced mixer_+++A_B_C_D_H_I_N_X_Y_Z+++.docx
2026-03-29 01:54
1998-07-15_GB2321149A_发明专利_GB2321149A Low voltage mixer_+++A_B_C_D_F_G_H_I_J_K_N_X_Y_e_m_z+++.docx
2026-03-29 01:54
1999-12-01_EP0961398A_发明公开_EP0961398A1 Mixer circuit arrangements_+++A_B_C_D_N_X_Y_j_m+++.docx
2026-03-29 01:54
2000-01-14_JP2000013146A_发明专利_JP2000013146A Mixer circuit device_+++A_B_N_Y_x+++.docx
2026-03-29 01:54
2001-04-03_US6211718B_发明授权_US06211718B1 Low voltage double balanced mixer_+++A_B_C_D_E_F_G_H_I_J_K_M_N_X_Y_z+++.docx
2026-03-29 01:54
2001-09-26_EP0853376B_发明授权_EP0853376B1 Low voltage double balanced mixer_+++A_B_C_D_X_Y_e_g_i_k_m_z+++.docx
2026-03-29 01:54
2001-10-31_DE69706954D_发明专利_DE69706954D1 Low voltage push-pull mixer_+++A_B_C_D_E_F_H_I_X_y+++.docx
2026-03-29 01:54
2002-10-31_US2002160740A_发明申请_US20020160740A1 Interference reduction for direct conversion receivers_+++A_B_C_D_L_N_X_Y+++.docx
2026-03-29 01:54
2004-01-02_EP1374421A_发明公开_EP1374421A1 INTERFERENCE REDUCTION FOR DIRECT CONVERSION RECEIVERS_+++A_C_D_N_X_Y_b+++.docx
2026-03-29 01:54
2006-06-29_JP2006173897A_发明专利_JP2006173897A Direct orthogonal demodulator and radio communication device_+++C_D_X_Y_a_b_n_z+++.docx
2026-03-29 01:54
2006-08-29_US7099646B_发明授权_US07099646B1 Signal mixer having a single-ended input and a differential output_+++A_B_D_Y_x+++.docx
2026-03-29 01:54
2007-11-01_JP2007288250A_发明专利_JP2007288250A The mixer circuit_+++A_B_D_Y+++.docx
2026-03-29 01:54
2008-07-24_JP2008172601A_发明专利_JP2008172601A Mixer circuit and electronic equipment using the same_+++A_B_C_D_E_F_H_I_N_X_Y_Z+++.docx
2026-03-29 01:54
WO2007068547A1_Description_20260321_0354_+++A_N_Y_b_c_d_m+++.docx
2026-03-29 01:54
2001-09-26_EP0853376B_发明授权_EP0853376B1 Low voltage double balanced mixer_+++A_B_C_D_X_Y_e_g_i_k_m_z+++.docx

对比文件名称:2001-09-26_EP0853376B_发明授权_EP0853376B1 Low voltage double balanced mixer

目标专利名称:437混频器架构CN102204085B

本次调用模型名称:DeepSeek-R1

### 特征比对表格

技术特征描述及公开性判断对比文件原文引用公开性论述
**A:所述设备包含:单端部分,《直接公开》**说明书第[0014]段:“Mixer circuit 300 is made up of amplifier 390, bias arrangement 392, mixer core 391 and local oscillator driver 393. ... a single-ended input signal is applied to terminal 330 ...”对比文件明确公开了混频器电路300包含放大器390,该放大器接收单端输入信号至终端330,因此该放大器构成了一个单端输入部分。该部分在对比文件中用于接收并转换单端RF输入信号,与目标专利中单端部分接收单端第一信号的作用相同。因此,本领域技术人员能毫无疑义地得出对比文件公开了“单端部分”这一技术特征。
**B:其包含第一晶体管对,‘所述第一晶体管对的第一输入耦合到所述单端第一信号,《直接公开》**说明书第[0018]段:“Mixer core 391 comprises four transistors 303-306. Transistors 303 and 304 have their emitter electrodes coupled together and receive the output current signal of amplifier 390.”对比文件明确公开了混频器核心391包含晶体管303和304,它们的发射极耦合在一起并接收来自放大器390的输出电流信号。放大器390的输出即单端第一信号(RF信号)。因此,晶体管303和304构成第一晶体管对,其第一输入(发射极)耦合到单端第一信号。这与目标专利中第一晶体管对的第一输入耦合到单端第一信号的作用相同。
**C:’所述第一晶体管对的栅极输入耦合到所述差动第二信号,《直接公开》**说明书第[0018]段:“Mixer core 391 is arranged to be controlled by local oscillator driver 393 by the connection of the base electrodes of transistors 303-306 to the differential outputs of local oscillator driver 393. Transistors 303 and 306 have their base electrodes connected together and to a first output of local oscillator driver 393 whilst transistors 304 and 305 have their base electrodes connected together and to the other output of local oscillator driver 393.”对比文件明确公开了本地振荡器驱动器393提供差动输出信号(LO信号)。晶体管303(第一晶体管对之一)的基极(栅极)连接到LO驱动器的一个输出端,晶体管304(第一晶体管对之另一)的基极连接到LO驱动器的另一个输出端。因此,第一晶体管对的栅极输入耦合到了差动的第二信号(LO信号)。这与目标专利中的作用相同,用于控制开关。
**D:‘所述第一晶体管对耦合到所述差动输出信号,’《直接公开》**说明书第[0018]段:“The collector electrodes of transistors 303 and 305 are connected together and to output terminal 320 whilst the collector electrodes of transistors 304 and 306 are connected together and to the other output terminal 321.”对比文件明确公开了晶体管303(第一晶体管对之一)的集电极连接到输出端子320,晶体管304(第一晶体管对之另一)的集电极连接到输出端子321,这两个端子321输出差动信号。因此,第一晶体管对耦合到了差动输出信号。这与目标专利中的作用相同,用于提供输出电流。
**E:其中所述第一晶体管对经配置以不具有偏置电流《隐含公开》**说明书第[0020]段:“Amplifier 390 receives an RF voltage signal at terminal 330 and translates it to a current signal which is provided at the collector electrode of transistor 301.” 第[0024]段:“Bias arrangement 392 operates to provide a biasing current to transistors 305, 306 of mixer core 391 from the collector electrode of transistor 302.”对比文件公开了放大器390将RF电压信号转换为提供给混频器核心391的电流信号。偏置装置392提供偏置电流给晶体管305和306。对于晶体管303和304(第一晶体管对),说明书未描述其具有独立的、与信号路径分离的直流偏置电流源。它们作为开关管,其工作电流源自放大器390输出的信号电流以及偏置装置392提供的、流经晶体管305/306的电流。本领域技术人员可以合理推断,为了构成一个平衡的开关混频核心,晶体管303和304本身被配置为不具有独立的偏置电流源,其导通电流完全由外部(放大器390和偏置装置392)提供的信号和偏置路径决定,这与“不具有偏置电流”的配置在功能上是等同的。因此,该技术特征被隐含公开。
**F:虚设部分,其包含匹配于所述第一晶体管对的第二晶体管对,《未公开》**说明书第[0018]段:“Transistors 305 and 306 have their emitter electrodes coupled together and receive the current provided by bias arrangement 392.”对比文件公开了第二对晶体管(305和306),其发射极耦合在一起并接收来自偏置装置392的电流。然而,目标专利的“虚设部分”是一个旨在匹配“单端部分”(即放大器390)的结构,以提供对称性并改善噪声性能。在对比文件中,晶体管305和306所在的路径(由偏置装置392驱动)是一个简单的直流偏置电流源路径(晶体管302加电容351),其结构和功能与作为信号放大路径的“单端部分”(放大器390)并不“匹配”。放大器390包含晶体管301、电感310、电阻311、电容350等,是一个完整的放大器电路,而偏置装置392是一个提供恒定/准恒定电流的简单电路。两者在拓扑、组件和信号处理功能上均不匹配。因此,对比文件未公开“匹配于所述第一晶体管对的第二晶体管对”所构成的“虚设部分”。
**G:所述第二晶体管对的第一输入耦合到虚设负载端子,《隐含公开》**说明书第[0017]段:“Current bias arrangement 392 comprises transistor 302 which ... provides a current signal to mixer core 391 from its collector electrode. Capacitor 351 is connected between the collector electrode of transistor 302 and ground potential.”对比文件公开了偏置装置392的晶体管302的集电极向混频器核心391的晶体管305、306提供电流。该集电极端子通过电容器351连接到地电位。电容器351在交流(高频)下呈现低阻抗,相当于将晶体管302的集电极(即第二晶体管对305、306的电流输入节点)交流耦合到地。本领域技术人员可以理解,该节点(晶体管302集电极)在功能上可被视为一个“虚设负载端子”,因为它为第二晶体管对提供了一个参考点/负载点(高频接地),虽然其直流偏置由晶体管302提供。因此,该技术特征被隐含公开。
**H:所述第二晶体管对的栅极耦合到所述差动第二信号,《直接公开》**说明书第[0018]段:“Mixer core 391 is arranged to be controlled by local oscillator driver 393 by the connection of the base electrodes of transistors 303-306 to the differential outputs of local oscillator driver 393. ... transistors 304 and 305 have their base electrodes connected together and to the other output of local oscillator driver 393.” 及“Transistors 303 and 306 have their base electrodes connected together and to a first output of local oscillator driver 393”对比文件明确公开了晶体管305和306(第二晶体管对)的基极(栅极)分别连接到本地振荡器驱动器393的差动输出端。具体地,晶体管305的基极与晶体管304的基极相连并接到LO驱动器的一个输出端;晶体管306的基极与晶体管303的基极相连并接到LO驱动器的另一个输出端。因此,第二晶体管对的栅极耦合到了差动第二信号(LO信号)。这与目标专利中的作用相同。
**I:所述第二晶体管对耦合到所述差动输出信号。《直接公开》**说明书第[0018]段:“The collector electrodes of transistors 303 and 305 are connected together and to output terminal 320 whilst the collector electrodes of transistors 304 and 306 are connected together and to the other output terminal 321.”对比文件明确公开了晶体管305(第二晶体管对之一)的集电极与晶体管303的集电极相连并接到输出端子320;晶体管306(第二晶体管对之另一)的集电极与晶体管304的集电极相连并接到输出端子321。因此,第二晶体管对耦合到了差动输出信号。这与目标专利中的作用相同。
**J:所述虚设负载端子耦合到高频接地电压。《直接公开》**说明书第[0017]段:“Capacitor 351 is connected between the collector electrode of transistor 302 and ground potential.”对比文件明确公开了电容器351连接在晶体管302的集电极与地电位之间。电容器对于高频信号(如RF信号)呈现低阻抗,相当于将晶体管302的集电极(即上文认定的“虚设负载端子”)交流耦合到地,即耦合到高频接地电压。这与目标专利中虚设负载端子耦合到高频接地的作用类似,提供了一个低阻抗的交流参考点。
**K:所述设备进一步包含耦合到所述虚设负载端子的虚设负载。《隐含公开》**说明书第[0017]段:“Capacitor 351 is connected between the collector electrode of transistor 302 and ground potential.”对比文件公开了电容器351连接在晶体管302的集电极(虚设负载端子)与地之间。该电容器351可以被视为一个简单的虚设负载,其作用是为该节点提供高频接地。虽然目标专利说明书描述了更复杂的虚设负载实施例(如RC网络、LC网络、复制LNA等),但对比文件中的电容器351实现了虚设负载的基本功能——为虚设部分的输入节点提供特定的阻抗(此处为高频低阻抗)。本领域技术人员可以合理推断,该电容器构成了耦合到虚设负载端子的一个基本形式的虚设负载。因此,该技术特征被隐含公开。
**L:所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号,且所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。《未公开》**说明书第[0016]段:“The base electrode of transistor 301 is connected to terminal 360 by resistor 311 and to terminal 330 by capacitor 350. Inductor 310 is connected between the emitter electrode of transistor 301 and ground potential.” 第[0017]段:“Current bias arrangement 392 comprises transistor 302 which has its emitter electrode connected directly to ground potential, its base electrode connected to terminal 361 by resistor 312 ...”对比文件公开了放大器390中,晶体管301的发射极通过电感310连接到地,这是一个退化电感,而非电阻器。偏置装置392中,晶体管302的发射极直接接地,其基极通过电阻312连接到偏置端361,但该电阻312是基极偏置电阻,并非连接在“第一输入”(对于第二晶体管对,其第一输入是晶体管305/306的发射极节点,该节点直接连接到晶体管302的集电极)与虚设负载端子之间的退化电阻器。晶体管302的集电极与地之间仅有电容351,没有电阻器。因此,对比文件既未公开第一晶体管对的输入通过退化电阻器耦合,也未公开第二晶体管对的输入通过退化电阻器耦合到虚设负载端子。
**M:所述第一晶体管对的所述第一输入经由耦合电容器耦合到所述单端第一信号,所述虚设负载进一步包含电容器。《隐含公开》**说明书第[0016]段:“... to terminal 330 by capacitor 350.” 第[0017]段:“Capacitor 351 is connected between the collector electrode of transistor 302 and ground potential.”对比文件公开了:1. 单端第一信号(RF输入)通过电容器350耦合到放大器390的输入(晶体管301基极),放大器390的输出再耦合到第一晶体管对(303/304)的第一输入(发射极)。本领域技术人员可以理解,信号通路中存在耦合电容器是常见设计。2. 如上文所述,电容器351连接在虚设负载端子(晶体管302集电极)与地之间,构成了虚设负载的一部分。因此,对比文件隐含公开了第一输入经由耦合电容器耦合到单端信号,且虚设负载包含电容器。
**N:其进一步包含:放大器,其经配置以放大输入信号以产生所述单端第一信号。《直接公开》**说明书第[0014]段:“Mixer circuit 300 is made up of amplifier 390, ... a single-ended input signal is applied to terminal 330 ...” 第[0019]段:“Amplifier 390 receives an RF voltage signal at terminal 330 and translates it to a current signal ...”对比文件明确公开了放大器390,其接收终端330处的单端RF输入信号,并将其转换(放大)为电流信号。该电流信号即作为单端第一信号提供给混频器核心。因此,对比文件直接公开了包含用于产生单端第一信号的放大器。
**O:所述虚设负载进一步包含电容器,所述电容器耦合到电源电压的电阻器。《未公开》**说明书第[0017]段:“Capacitor 351 is connected between the collector electrode of transistor 302 and ground potential.”对比文件公开的虚设负载(电容器351)是直接耦合到地电位,而不是耦合到一个连接到电源电压的电阻器。目标专利附图4A描述了虚设负载包含串联的RC电路,其中电阻器连接到电源电压VDD。对比文件中没有公开这样的结构。
**P:所述放大器包含并联电感器-电容器负载,所述虚设负载进一步包含并联电感器-电容器负载。《未公开》**无相应内容。对比文件说明书未描述放大器390的负载结构,也未描述虚设负载包含并联的电感器-电容器(LC)负载。目标专利附图4B描述了这种并联LC负载的虚设负载。对比文件未公开此特征。
**Q:所述虚设负载的所述电感器经设计以比所述放大器负载的所述电感器更有损耗。《未公开》**无相应内容。对比文件未公开放大器负载包含电感器,也未公开虚设负载包含电感器,更没有对两者电感器的损耗特性进行比较描述。因此,该特征未被公开。
**R:所述放大器包含:共阴共栅放大器,其包含第一共阴共栅晶体管及第二共阴共栅晶体管《未公开》**说明书第[0016]段:“Amplifier 390 is centred around transistor 301. ... Inductor 310 is connected between the emitter electrode of transistor 301 and ground potential.”对比文件中的放大器390围绕单个晶体管301构建,是一个共发射极放大器结构(发射极通过电感310接地)。其中没有描述包含两个晶体管以共阴共栅(cascode)配置连接的放大器结构。因此,该特征未被公开。
**S:源极退化阻抗,其耦合到所述第一共阴共栅晶体管的源极《未公开》**无相应内容。由于特征R的共阴共栅结构未被公开,且放大器390是单管共射结构,其发射极退化电感310并非耦合到“第一共阴共栅晶体管的源极”。因此,该特征未被公开。
**T:负载,其耦合到所述第二共阴共栅晶体管的漏极《未公开》**无相应内容。由于特征R的共阴共栅结构未被公开,该特征也未被公开。
**U:所述虚设负载进一步包含:第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管《未公开》**说明书第[0017]段:“Current bias arrangement 392 comprises transistor 302 ...”对比文件中的虚设负载(或偏置路径)主要包含晶体管302和电容351。晶体管302是单个晶体管,并非共阴共栅结构,也没有“第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管”。因此,该特征未被公开。
**V:虚设源极退化阻抗,其耦合到所述第一虚设共阴共栅晶体管的源极《未公开》**无相应内容。由于特征U的虚设共阴共栅结构未被公开,且晶体管302的发射极直接接地,没有退化阻抗,该特征未被公开。
**W:二次虚设负载,其耦合到所述第二虚设共阴共栅晶体管的漏极。《未公开》**无相应内容。由于特征U的虚设共阴共栅结构未被公开,该特征也未被公开。
**X:所述第一晶体管对包含第一晶体管及第二晶体管,所述第二晶体管对包含第三晶体管及第四晶体管,所述差动第二信号的第一端耦合到所述第一晶体管及所述第四晶体管的栅极,所述差动第二信号的第二端耦合到所述第二晶体管及所述第三晶体管的栅极,所述第一晶体管及所述第三晶体管的漏极耦合在一起,且所述第二晶体管及所述第四晶体管的漏极耦合在一起。《未公开》**说明书第[0018]段:“Transistors 303 and 306 have their base electrodes connected together and to a first output of local oscillator driver 393 whilst transistors 304 and 305 have their base electrodes connected together and to the other output of local oscillator driver 393. The collector electrodes of transistors 303 and 305 are connected together and to output terminal 320 whilst the collector electrodes of transistors 304 and 306 are connected together and to the other output terminal 321.”对比文件公开的连接关系是:差动LO信号的第一端(例如LO+)连接到晶体管303和306的基极(第一和第四),第二端(例如LO-)连接到晶体管304和305的基极(第二和第三)。输出连接是:晶体管303(第一)和305(第三)的集电极耦合到输出端320;晶体管304(第二)和306(第四)的集电极耦合到输出端321。这与特征X描述的连接关系不完全相同。特征X要求LO信号第一端连接第一和第四晶体管的栅极,第二端连接第二和第三晶体管的栅极。在对比文件中,LO信号第一端连接的是第一(303)和第四(306)晶体管的栅极,这与特征X前半部分一致;但第二端连接的是第二(304)和第三(305)晶体管的栅极,这也与特征X后半部分一致。**然而,关键在于输出耦合**:特征X要求“第一晶体管及第三晶体管的漏极耦合在一起,且第二晶体管及第四晶体管的漏极耦合在一起”。在对比文件中,是第一(303)和第三(305)耦合,第二(304)和第四(306)耦合,这与特征X的描述完全一致。因此,从整体连接拓扑来看,对比文件公开的连接关系与特征X所描述的连接关系实质上是相同的,只是晶体管编号的对应关系可能因定义“第一、第二、第三、第四”的顺序不同而有差异,但电气连接关系完全一致。本领域技术人员阅读对比文件图3和说明书后,能毫无疑义地得出该混频器核心(391)的晶体管连接方式即为特征X所描述的双平衡混频器标准连接方式。因此,该技术特征被直接公开。
**Y:所述第二信号包含本机振荡器(LO)信号,所述第一信号包含经放大射频(RF)信号。《直接公开》**说明书第[0014]段:“... differential local oscillator signals are applied to terminals 340 and 341, ... a single-ended input signal is applied to terminal 330 ...” 第[0019]段:“Amplifier 390 receives an RF voltage signal at terminal 330 ...”对比文件明确公开了施加到终端340、341的信号是差动本地振荡器(LO)信号,施加到终端330的信号是单端输入信号,并且放大器390接收的是RF电压信号。因此,第二信号是LO信号,第一信号是(经放大器390处理后的)RF信号。这与目标专利中的作用相同。
**Z:所述第二晶体管对由至少一个可配置偏压电压偏置。《隐含公开》**说明书第[0014]段:“... bias potentials are applied to terminals 360 and 361 ...” 第[0017]段:“... its base electrode connected to terminal 361 by resistor 312 ...” 第[0024]段:“Balancing of the mixer core output can be further controlled by virtue of the independent biasing of transistors 303, 306 and 304, 305, the control provided by varying the potentials applied to terminals 360, 361.”对比文件公开了偏置电位被施加到终端360和361。终端361通过电阻312连接到偏置装置392的晶体管302的基极,从而控制提供给第二晶体管对(305,306)的偏置电流。说明书第[0024]段明确指出,通过改变施加到终端360、361的电位,可以独立地偏置晶体管对(303,306)和(304,305),从而控制混频器核心输出的平衡。本领域技术人员可以理解,施加到终端361的电位是一个可配置的偏压电压,用于偏置产生第二晶体管对电流的偏置装置392,进而影响第二晶体管对的偏置状态。虽然偏置直接施加到晶体管302,但其目的是为第二晶体管对提供偏置电流。因此,该技术特征被隐含公开。

<<<A>>><<<B>>><<<C>>><<<D>>><<<X>>><<<Y>>>

<<<e>>><<<g>>><<<i>>><<<k>>><<<m>>><<<z>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE