好的，作为一名资深专利代理师，我将对您提供的目标专利权利要求与对比文件进行详细的技术特征比对和创造性评估。
**本次调用的模型名称：** DeepSeek最新版模型
**目标专利名称：** 437混频器架构CN102204085B
**对比文件名称：** 1999-12-01_EP0961398A_发明公开_EP0961398A1 Mixer circuit arrangements
以下是根据您的要求创建的特征比对表格：
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 (段落号或部分) | 公开性论述 |
| **A: 所述设备包含：单端部分，《直接公开》** | [0026] “A single-ended voltage signal received on the input terminal 13a is converted by the input stage 40 into a differential current signal...” (图2中，输入级40接收单端输入信号13a) | 目标专利中“单端部分”指混频器中接收单端第一信号（如单端RF信号）的部分（如说明书图3中的350.1）。对比文件图2的输入级40（包括晶体管13、14及电流源12）接收的是单端电压信号（input terminal 13a），并将其转换为差分电流信号。该输入级在对比文件中起到了接收单端信号并将其转换为差分信号以输入给后续混频级的作用，这与目标专利中“单端部分”接收单端信号的功能实质相同。因此，对比文件直接公开了“包含单端部分”这一特征。 |
| **B: 其包含第一晶体管对，‘所述第一晶体管对的第一输入耦合到所述单端第一信号，《直接公开》** | [0007] “The input stage comprises first and second npn transistors 13 and 14... The base electrode of the first transistor 13 serves as the input 13a to the mixer circuit arrangement.” [0026] (参见上文) | 目标专利中“第一晶体管对的第一输入”指其源极（对于MOSFET）或发射极（对于BJT），该输入通过耦合电容315耦合到单端第一信号（RF）。对比文件中的输入级40包含晶体管13和14（构成一个差分对，即“第一晶体管对”），其中晶体管13的基极（输入13a）直接接收单端电压信号。虽然输入极性与目标专利（基极 vs. 源极/发射极）可能不同，但晶体管对的一个输入端（晶体管13的基极）耦合到单端输入信号，这一技术手段及其所起的接收信号的作用是相同的。因此，对比文件直接公开了该特征。 |
| **C: ’所述第一晶体管对的栅极输入耦合到所述差动第二信号，《直接公开》** | [0008] “Local oscillator input terminals 30 and 31 are connected to the base electrodes of the mixer core transistors 21 to 24.” [0025] “...the mixer core 42 is the same as the mixer core 11 of Figure 1...” | 目标专利中“第一晶体管对的栅极输入”指晶体管360、361的栅极，用于接收差动LO信号。对比文件图2的混频核42（mixer core）包含晶体管21-24，它们的基极（对应栅极）连接到差动LO信号输入端子30、31。混频核42中的晶体管21和22（或23和24）构成一个晶体管对，其栅极（基极）输入耦合到差动LO信号。该连接在对比文件中用于实现频率混合功能，与目标专利中的作用相同。因此，对比文件直接公开了该特征。 |
| **D: ‘所述第一晶体管对耦合到所述差动输出信号，’《直接公开》** | [0008] “...the collector electrodes of which are cross-connected and connected to a Vcc to supply line 25 by respective ones of load resistors 26 and 27. First and second output terminals 28 and 29 are connected to the lower terminals of the load resistors 26 and 27.” | 目标专利中，第一晶体管对（360、361）的漏极分别连接到负载，并交叉耦合以产生差动输出信号（OUT+， OUT-）。对比文件图2中，混频核42的晶体管21和22（构成一个对）的集电极（对应漏极）交叉连接到负载电阻26、27，并最终连接到差动输出端子28、29。因此，晶体管对（21，22）确实耦合到差动输出信号。该连接在对比文件中用于输出混频后的信号，作用相同。因此，对比文件直接公开了该特征。 |
| **E: 其中所述第一晶体管对经配置以不具有偏置电流《未公开》** | [0025] “First and second filter stage outputs are connected to inputs 45 and 46, respectively, of the mixer core 42, which are also grounded by resistors 47 and 48, respectively.” [0024] (图2显示晶体管21-24的发射极通过电阻49-52接地) | 目标专利说明书中强调，其混频器的一个潜在改进点在于通过配置使晶体管对不具有偏置电流（例如，通过特定的偏置方案，如图5中的VBS1， VBS2， VBD1， VBD2，或通过直接接地）。对比文件图2中，混频核42的输入端45、46通过电阻47、48接地，且晶体管21-24的发射极通过电阻49-52接地。这为晶体管提供了明确的DC偏置电流路径（从Vcc通过负载电阻、晶体管、发射极电阻到地），因此晶体管对（如21，22）是**具有偏置电流**的。对比文件未公开“不具有偏置电流”的配置。 |
| **F: 虚设部分，其包含匹配于所述第一晶体管对的第二晶体管对，《未公开》** | 无对应内容。 | 目标专利的核心发明点之一在于设置一个“虚设部分”（图3中的350.2），该部分包含与单端部分（350.1）的晶体管对（360，361）“匹配”的第二晶体管对（370，371）。设置虚设部分的目的是为了模拟双平衡混频器的对称性，提高对LO噪声和电源噪声的抑制能力（参见说明书背景技术和图3描述）。对比文件图2的混频核42虽然包含四个晶体管（21-24），但它们共同构成一个标准的双平衡混频器（Gilbert Cell）核心，用于处理来自输入级40的差分电流信号。**不存在**一个专门与“单端部分”的晶体管对匹配、并连接到“虚设负载端子”的独立的“第二晶体管对”。因此，该特征未被公开。 |
| **G: 所述第二晶体管对的第一输入耦合到虚设负载端子，《未公开》** | 无对应内容。 | 如上所述，对比文件不存在“虚设部分”及“第二晶体管对”，因此也不存在“第二晶体管对的第一输入耦合到虚设负载端子”这一特征。对比文件中混频核42的输入端45、46通过电阻47、48接地，但这用于为混频核提供偏置电流（见[0030]），而非连接到用于模拟单端LNA输出阻抗的“虚设负载端子”。作用完全不同。 |
| **H: 所述第二晶体管对的栅极耦合到所述差动第二信号，《未公开》** | [0008] “Local oscillator input terminals 30 and 31 are connected to the base electrodes of the mixer core transistors 21 to 24.” | 虽然对比文件中混频核42的所有晶体管（21-24）的基极（栅极）都连接到差动LO信号，但由于不存在独立的“第二晶体管对”（虚设部分），因此不存在“第二晶体管对的栅极耦合到所述差动第二信号”这一**具有特定结构限定**的特征。该连接在目标专利中是虚设部分结构的一部分，而在对比文件中是标准混频核结构的组成部分。 |
| **I: 所述第二晶体管对耦合到所述差动输出信号。《未公开》** | [0008] (见特征D引用) | 同理，对比文件混频核42的所有晶体管都连接到差动输出，但由于不存在独立的“第二晶体管对”（虚设部分），因此该特征未被公开。 |
| **J: 所述虚设负载端子耦合到高频接地电压。《隐含公开》** | [0025] “First and second filter stage outputs are connected to inputs 45 and 46, respectively, of the mixer core 42, which are also grounded by resistors 47 and 48, respectively.” | 目标专利中，“虚设负载端子”连接到高频接地电压（如说明书[0039]提及“到高频接地的直接连接”），目的是为虚设部分提供一个参考电位。对比文件中，混频核42的输入端45、46通过电阻47、48连接到地。电阻47、48在低频提供偏置路径，在高频（信号频率）下，由于电阻的阻抗特性，其接地连接也可视为一种高频接地。虽然对比文件中的接地目的主要是设置偏置电流（见[0030]），但客观上为输入端提供了一个高频接地路径。本领域技术人员可以理解，在混频器输入端设置接地路径（无论是直接接地还是通过电阻）是一种常见技术手段。因此，可以认为对比文件隐含公开了“端子耦合到高频接地电压”这一技术方案。 |
| **K: 所述设备进一步包含耦合到所述虚设负载端子的虚设负载。《未公开》** | 无对应内容。 | 目标专利中的“虚设负载”（390）是一个有源或无源网络（如图4A-4C），其关键作用是“呈现到混频器350的第二输入端口(P2)的阻抗Zin，其接近由LNA 300呈现到混频器350的第一输入端口(P1)的净阻抗”（见说明书[0033]），用于平衡单端LNA的输出阻抗，改善噪声抑制。对比文件中的电阻47、48仅用于为混频核提供偏置电流（[0030]），其阻抗值并非为了匹配或模拟前级放大器的输出阻抗而设计。因此，电阻47、48不构成目标专利意义上的“虚设负载”。该特征未被公开。 |
| **L: 所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号，且所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。《部分直接公开，部分未公开》** | [0025] “...except for the inclusion here of first to fourth resistors 49 to 52, which are connected in the emitter paths of the mixer core transistors 21 to 24, respectively.” [0031] “The resistors 49 to 52 provide series feedback in the emitter paths of the mixer core transistors 21 to 24, respectively, thereby reducing the noise produced by these transistors 21 to 24 when switching.” | **对于前半句**：目标专利中，退化电阻器（265， 266）位于晶体管源极（第一输入）与信号源之间，用于减小噪声。对比文件中，电阻49-52连接在晶体管21-24的发射极（对应源极，即第一输入）与地之间，属于源极/发射极退化电阻（series feedback），用于降低开关噪声和输出阻抗调制（[0031]-[0033]）。虽然连接位置（到地 vs. 到信号源）在细节上不同，但“在晶体管的第一输入（源极/发射极）路径中设置电阻以改善性能（如降噪）”这一技术手段已被对比文件公开。作用相似。 **对于后半句**：由于对比文件不存在“第二晶体管对”和“虚设负载端子”，因此“第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子”这一特征未被公开。 |
| **M: 所述第一晶体管对的所述第一输入经由耦合电容器耦合到所述单端第一信号，所述虚设负载进一步包含电容器。《部分隐含公开，部分未公开》** | [0007] “The base electrode of the second transistor 14 is connected to ground potential by a capacitor 17.” (图1，2) 关于耦合电容器，对比文件未明确示出输入13a处的耦合电容，但本领域公知单端输入通常需要隔直。 | **对于前半句**：目标专利中，耦合电容器（315）用于将单端LNA的输出（RF）AC耦合到混频器的输入端口P1，实现DC隔离。对比文件图2中，输入信号直接施加到晶体管13的基极（13a），图中未明确画出输入耦合电容。然而，在射频集成电路中，为了隔离前后级的DC工作点，在信号路径中使用耦合电容器是本领域的常规技术手段。对比文件图1的现有技术中，晶体管14的基极通过电容17接地，也体现了使用电容器进行AC耦合/接地的思想。因此，本领域技术人员能够毫无疑义地推断，在对比文件图2的实际实施中，输入13a处很可能包含一个耦合电容器（或等效隔直措施），以实现AC耦合。因此，该特征被**隐含公开**。 **对于后半句**：由于对比文件不存在“虚设负载”，因此“虚设负载进一步包含电容器”这一特征未被公开。 |
| **N: 其进一步包含：放大器，其经配置以放大输入信号以产生所述单端第一信号。《直接公开》** | [0007] “The input stage comprises first and second npn transistors 13 and 14...The input stage 10 serves as a transconductance amplifier...” [0026] “A single-ended voltage signal received on the input terminal 13a is converted by the input stage 40 into a differential current signal...” | 目标专利中包含放大器（如LNA 300）以产生单端第一信号（RF）。对比文件中的输入级40（包括晶体管13， 14和电流源12）被明确描述为“transconductance amplifier”（跨导放大器），其功能是将单端输入电压信号转换为差分电流信号（[0026]）。该放大器起到了放大（或转换）输入信号的作用。因此，对比文件直接公开了该特征。 |
| **O: 所述虚设负载进一步包含电容器，所述电容器耦合到电源电压的电阻器。《未公开》** | 无对应内容。 | 该特征描述了虚设负载的一种具体实施方式（如图4A的390.1）。对比文件中不存在这样的结构。 |
| **P: 所述放大器包含并联电感器-电容器负载，所述虚设负载进一步包含并联电感器-电容器负载。《未公开》** | [0035] “...comprises first and second input terminals 61 and 62, ... first to sixth capacitors 65 to 70 and first to fourth inductors 71 to 74. The filter thus provided is of a type known as a fifth order elliptical filter.” | 目标专利中，放大器的负载（320）和虚设负载（390.2）包含并联LC网络，用于阻抗匹配和提供谐振。对比文件中的LC网络（65-70， 71-74）构成一个独立的**滤波级**（filter stage 41），这是一个五阶椭圆滤波器，用于滤除镜像频率和LO频率的信号（[0035]），其连接在输入级和混频级之间，**并非**作为放大器的负载，也不是“虚设负载”。其位置、结构和功能均与目标专利不同。因此，该特征未被公开。 |
| **Q: 所述虚设负载的所述电感器经设计以比所述放大器负载的所述电感器更有损耗。《未公开》** | 无对应内容。 | 该特征涉及虚设负载与放大器负载之间的具体设计细节（损耗比较）。对比文件未提及任何相关内容。 |
| **R: 所述放大器包含：共阴共栅放大器，其包含第一共阴共栅晶体管及第二共阴共栅晶体管《未公开》** | 无对应内容。 | 目标专利的放大器（300）是共源共栅（cascode）结构（晶体管301和303）。对比文件的输入级40是一个简单的差分对（晶体管13和14）加电流源的结构，并非共源共栅放大器。因此，该特征未被公开。 |
| **S: 源极退化阻抗，其耦合到所述第一共阴共栅晶体管的源极《未公开》** | [0007] “...each of which has its emitter electrodes connected to an output of the current source 12 by respective ones of emitter degeneration or series feedback resistors 15 and 16.” | 目标专利中，源极退化阻抗（例如图2B中的电阻器）耦合到共源共栅放大器的第一晶体管（如301）的源极。对比文件中，电阻15和16是发射极退化电阻（emitter degeneration resistors），但它们连接在差分对晶体管13和14的发射极与电流源之间，该结构是简单的差分对，并非共源共栅结构中的第一晶体管。因此，该特征未被公开。 |
| **T: 负载，其耦合到所述第二共阴共栅晶体管的漏极《未公开》** | 无对应内容。 | 目标专利中，负载（320）耦合到共源共栅放大器的第二晶体管（303）的漏极。对比文件的输入级40（晶体管13，14）的集电极直接连接到滤波级41，没有明确示出独立的负载电阻。图1现有技术中晶体管13，14的集电极连接到Vcc，也未明确示出负载。因此，该特征未被公开。 |
| **U: 所述虚设负载进一步包含：第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管《未公开》** | 无对应内容。 | 该特征描述了虚设负载的一种具体有源实施方式（如图4C的390.3）。对比文件中不存在这样的结构。 |
| **V: 虚设源极退化阻抗，其耦合到所述第一虚设共阴共栅晶体管的源极《未公开》** | 无对应内容。 | 该特征依赖于特征U，未被公开。 |
| **W: 二次虚设负载，其耦合到所述第二虚设共阴共栅晶体管的漏极《未公开》** | 无对应内容。 | 该特征依赖于特征U，未被公开。 |
| **X: 所述第一晶体管对包含第一晶体管及第二晶体管，所述第二晶体管对包含第三晶体管及第四晶体管，所述差动第二信号的第一端耦合到所述第一晶体管及所述第四晶体管的栅极，所述差动第二信号的第二端耦合到所述第二晶体管及所述第三晶体管的栅极，所述第一晶体管及所述第三晶体管的漏极耦合在一起，且所述第二晶体管及所述第四晶体管的漏极耦合在一起。《直接公开》** | [0008] “Local oscillator input terminals 30 and 31 are connected to the base electrodes of the mixer core transistors 21 to 24.” “...the collector electrodes of which are cross-connected...” (图1，2清晰显示了交叉连接) | 该特征描述了典型的双平衡混频器（Gilbert Cell）中四个晶体管的交叉连接关系。对比文件图2的混频核42正是这种结构：四个晶体管21-24，LO信号30、31交叉连接到它们的基极（栅极），集电极（漏极）交叉连接（21和23的集电极连在一起接负载26，22和24的集电极连在一起接负载27）以产生差动输出28、29。若将21、22视为第一晶体管对（对应目标专利的360，361），23、24视为第二晶体管对（对应目标专利的370，371），则连接关系完全一致。因此，对比文件直接公开了该特征。 |
| **Y: 所述第二信号包含本机振荡器（LO）信号，所述第一信号包含经放大射频（RF）信号。《直接公开》** | [0002] “...the output signal contains all the same phase and amplitude modulation present on the input signal translated onto a different output carrier frequency.” [0008] “Local oscillator input terminals 30 and 31...” [0026] “A single-ended voltage signal received on the input terminal 13a...” | 目标专利中，第二信号是差动LO信号，第一信号是经LNA放大后的单端RF信号。对比文件中，输入到端子30、31的是LO信号（[0008]），输入到端子13a的是待变频的输入信号（可理解为RF信号，见[0002]描述的频率转换）。虽然对比文件未明确称输入信号为“经放大”的RF信号，但其作为混频器的输入信号，在进入混频器前通常已经过一定程度的放大或处理（其输入级40本身也是一个放大器）。因此，“第一信号”和“第二信号”的实质（输入信号和LO信号）及它们在混频中的作用是相同的。该特征被直接公开。 |
| **Z: 所述第二晶体管对由至少一个可配置偏压电压偏置。《未公开》** | [0025] “...which are also grounded by resistors 47 and 48, respectively.” | 目标专利中，第二晶体管对（虚设部分）由可配置偏压电压（如VBD1， VBD2）偏置，以进行校准优化匹配（见说明书[0040]-[0048]，图5，6）。对比文件中，混频核晶体管21-24的基极偏置是通过电阻47、48接地来实现的（[0025]），这是一个固定的偏置方案，并非“可配置的偏压电压”。没有公开任何用于优化虚设部分匹配的可配置偏压。因此，该特征未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<N>>><<<X>>><<<Y>>><<<j>>><<<m>>>