对比文件名称：2008-07-10_JP2008160672A_发明专利_JP2008160672A Input circuit of mixer circuit
目标专利名称：437混频器架构CN102204085B
模型名称：DeepSeek-R1
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述设备包含：单端部分，<br>**未被公开** | 无 | 目标专利中的“单端部分”指处理单端第一信号（如来自单端LNA）的电路部分。对比文件中的混频器（例如图5中的21I、21Q）处理的是来自输入缓冲电路15A-15C的平衡差分信号（±SRX），并非单端信号。因此，对比文件未公开“单端部分”。 |
| **技术特征B**：其包含第一晶体管对，‘所述第一晶体管对的第一输入耦合到所述单端第一信号，<br>**未被公开** | 无 | 技术特征B限定了第一晶体管对的第一输入耦合到**单端**第一信号。如特征A所述，对比文件中的混频器输入端为平衡差分信号（+SRX和-SRX），而非单端信号。因此，该技术特征未被公开。 |
| **技术特征C**：’所述第一晶体管对的栅极输入耦合到所述差动第二信号，<br>**未被公开** | 参见图5及对应描述：“ＦＥＴ（Ｑ21、Ｑ24）のゲートと、ＦＥＴ（Ｑ22、Ｑ23）のゲートとの間に、分周回路３７からバランス型の局部発振信号ＳLOIが供給され”（在FET（Q21、Q24）的栅极和FET（Q22、Q23）的栅极之间，从分频电路37提供平衡型本机振荡信号SLOI） | 对比文件公开了将差动LO信号（SLOI）施加到FET（Q21-Q24）的栅极。然而，技术特征C是技术特征B的延续，其前提是存在耦合到“单端第一信号”的“第一晶体管对”。由于对比文件中不存在这样的“第一晶体管对”（其晶体管对的第一输入耦合的是差分信号），因此该特征整体未被公开。 |
| **技术特征D**：‘所述第一晶体管对耦合到所述差动输出信号，’<br>**未被公开** | 参见图5及对应描述：“スイッチング回路２１１からはバランス型の信号ＳIFIが取り出される。このスイッチング回路２１１には、バランス型のバッファアンプ２１２が直結され、バッファアンプ２１２からは信号ＳIFIが取り出される。”（从开关电路211取出平衡型信号SIFI。该开关电路211直接连接有平衡型缓冲放大器212，从缓冲放大器212取出信号SIFI。） | 对比文件公开了开关电路211（包含FET Q21-Q24）的输出（SIFI）是差动输出信号。然而，与技术特征C同理，该特征依附于处理“单端第一信号”的“第一晶体管对”，而此前提在对比文件中不存在，因此该特征未被公开。 |
| **技术特征E**：其中所述第一晶体管对经配置以不具有偏置电流<br>**隐含公开 (e)** | 参见图5及[2]部分描述：“パッシブタイプのミキサ回路として、例えば図６あるいは図７に示すように、ＣＭＯＳ−ＦＥＴを使用したものがある。”（作为无源型混频器电路，例如如图6或图7所示，有使用CMOS-FET的。）以及图5中FET Q21-Q24的栅极直接由LO信号SLOI驱动。 | 对比文件明确其混频器为“无源型（パッシブタイプ）”。本领域技术人员公知，无源混频器中的开关晶体管（如FET）通常被LO信号驱动在导通与截止状态之间切换，其栅极没有用于设置静态工作点的直流偏置电压/电流，即晶体管对本身“不具有偏置电流”，其导通依赖于LO信号的交流驱动。因此，本领域技术人员能够从对比文件公开的“无源型混频器”及电路连接中，合理推断出其中的开关晶体管对（Q21-Q24）被配置为不具有偏置电流。该特征被隐含公开。 |
| **技术特征F**：虚设部分，其包含匹配于所述第一晶体管对的第二晶体管对，<br>**未被公开** | 无 | 目标专利的“虚设部分”是一个与“单端部分”匹配、但输入接至虚设负载的独立电路分支，用于改善噪声抑制。对比文件中的混频器（图5）仅包含一套用于处理差分输入信号（+SRX和-SRX）的开关电路（211），不存在另一套与主信号路径晶体管对匹配且输入接至虚设负载的晶体管对。因此，该特征未被公开。 |
| **技术特征G**：所述第二晶体管对的第一输入耦合到虚设负载端子，<br>**未被公开** | 无 | 由于对比文件中不存在“第二晶体管对”（虚设部分），因此也就不存在将其第一输入耦合到“虚设负载端子”的结构。该特征未被公开。 |
| **技术特征H**：所述第二晶体管对的栅极耦合到所述差动第二信号，<br>**未被公开** | 无 | 由于对比文件中不存在“第二晶体管对”（虚设部分），因此也就不存在将其栅极耦合到差动第二信号的结构。该特征未被公开。 |
| **技术特征I**：所述第二晶体管对耦合到所述差动输出信号。<br>**未被公开** | 无 | 由于对比文件中不存在“第二晶体管对”（虚设部分），因此也就不存在将其耦合到差动输出信号的结构。该特征未被公开。 |
| **技术特征J**：所述虚设负载端子耦合到高频接地电压。<br>**未被公开** | 无 | 对比文件中不存在“虚设负载端子”。该特征未被公开。 |
| **技术特征K**：所述设备进一步包含耦合到所述虚设负载端子的虚设负载。<br>**未被公开** | 无 | 对比文件中不存在“虚设负载端子”，因此也不存在耦合到该端子的“虚设负载”。该特征未被公开。 |
| **技术特征L**：所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号，且所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。<br>**未被公开** | 参见图5：“受信信号＋ＳRXが、抵抗器Ｒ21を通じてＮチャンネルのＦＥＴ（Ｑ21、Ｑ22）のドレインに共通に供給され、受信信号−ＳRXが、抵抗器Ｒ22を通じてＮチャンネルのＦＥＴ（Ｑ23、Ｑ24）のドレインに共通に供給されるとともに”（接收信号+SRX通过电阻器R21共同供给至N沟道FET（Q21、Q22）的漏极，接收信号-SRX通过电阻器R22共同供给至N沟道FET（Q23、Q24）的漏极） | 对比文件公开了在信号路径中存在电阻器R21和R22。然而，技术特征L包含两部分：1) 第一晶体管对的第一输入经退化电阻器耦合到单端第一信号；2) 第二晶体管对的第一输入经退化电阻器耦合到虚设负载端子。首先，对比文件的信号是差分信号（非单端），且电阻器R21、R22位于信号源与晶体管漏极之间，其作用可能包括阻抗匹配、限流等，说明书未明确其为“退化电阻器”（通常指在源极用于负反馈的电阻）。其次，由于对比文件不存在“第二晶体管对”和“虚设负载端子”，第二部分必然未公开。因此，该技术特征整体未被公开。 |
| **技术特征M**：所述第一晶体管对的所述第一输入经由耦合电容器耦合到所述单端第一信号，所述虚设负载进一步包含电容器。<br>**未被公开** | 参见图4及描述：“受信信号＋ＳRXが、コンデンサＣ11、Ｃ12を通じて...ＦＥＴ（Ｑ11、Ｑ12）のゲートにそれぞれ供給される。”（接收信号+SRX通过电容器C11、C12...分别供给至FET（Q11、Q12）的栅极。） | 对比文件在混频器之前的输入缓冲级（15A）中公开了使用耦合电容器C11、C12将信号耦合至FET的栅极。然而，技术特征M限定了“第一晶体管对的第一输入”经由耦合电容器耦合到“单端第一信号”。对比文件中，电容器C11、C12所耦合的FET（Q11， Q12）是输入缓冲级的源极跟随器，并非混频器核心的开关晶体管对（Q21-Q24）。混频器开关晶体管对（Q21-Q24）的输入是直接通过电阻R21、R22接收信号，未提及有耦合电容器。此外，该特征后半部分关于“虚设负载包含电容器”也因虚设负载不存在而未公开。因此，该技术特征整体未被公开。 |
| **技术特征N**：其进一步包含：放大器，其经配置以放大输入信号以产生所述单端第一信号。<br>**未被公开** | 参见图1及描述：“高周波アンプ１３Ａ〜１３Ｃを通じ”（通过高频放大器13A-13C） | 对比文件公开了高频放大器13A-13C，用于放大信号。然而，目标专利的该特征明确放大器产生的是“单端第一信号”。根据对比文件图3、4、5及描述，高频放大器13A-13C输出的是平衡差分信号（±SRX），供给至后续的平衡型输入缓冲电路和混频器。因此，对比文件的放大器产生的是差动信号，而非单端信号。该特征未被公开。 |
| **技术特征O**：所述虚设负载进一步包含电容器，所述电容器耦合到电源电压的电阻器。<br>**未被公开** | 无 | 对比文件中不存在“虚设负载”。该特征未被公开。 |
| **技术特征P**：所述放大器包含并联电感器-电容器负载，所述虚设负载进一步包含并联电感器-电容器负载。<br>**未被公开** | 无 | 对比文件未描述高频放大器13A-13C的具体负载结构。更关键的是，对比文件中不存在“虚设负载”。该特征未被公开。 |
| **技术特征Q**：所述虚设负载的所述电感器经设计以比所述放大器负载的所述电感器更有损耗。<br>**未被公开** | 无 | 对比文件中不存在“虚设负载”。该特征未被公开。 |
| **技术特征R**：所述放大器包含：共阴共栅放大器，其包含第一共阴共栅晶体管及第二共阴共栅晶体管<br>**未被公开** | 无 | 对比文件未描述高频放大器13A-13C的具体内部电路结构，未公开其为共源共栅放大器，也未提及包含第一和第二共源共栅晶体管。该特征未被公开。 |
| **技术特征S**：源极退化阻抗，其耦合到所述第一共阴共栅晶体管的源极<br>**未被公开** | 无 | 由于特征R未被公开，且对比文件未描述放大器的内部细节，该特征未被公开。 |
| **技术特征T**：负载，其耦合到所述第二共阴共栅晶体管的漏极<br>**未被公开** | 无 | 由于特征R未被公开，且对比文件未描述放大器的内部细节，该特征未被公开。 |
| **技术特征U**：所述虚设负载进一步包含：第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管<br>**未被公开** | 无 | 对比文件中不存在“虚设负载”。该特征未被公开。 |
| **技术特征V**：虚设源极退化阻抗，其耦合到所述第一虚设共阴共栅晶体管的源极<br>**未被公开** | 无 | 由于特征U未被公开，该特征未被公开。 |
| **技术特征W**：二次虚设负载，其耦合到所述第二虚设共阴共栅晶体管的漏极。<br>**未被公开** | 无 | 由于特征U未被公开，该特征未被公开。 |
| **技术特征X**：所述第一晶体管对包含第一晶体管及第二晶体管，所述第二晶体管对包含第三晶体管及第四晶体管，所述差动第二信号的第一端耦合到所述第一晶体管及所述第四晶体管的栅极，所述差动第二信号的第二端耦合到所述第二晶体管及所述第三晶体管的栅极，所述第一晶体管及所述第三晶体管的漏极耦合在一起，且所述第二晶体管及所述第四晶体管的漏极耦合在一起。<br>**直接公开 (X)** | 参见图5及描述：“受信信号＋ＳRXが、抵抗器Ｒ21を通じてＮチャンネルのＦＥＴ（Ｑ21、Ｑ22）のドレインに共通に供給され、受信信号−ＳRXが、抵抗器Ｒ22を通じてＮチャンネルのＦＥＴ（Ｑ23、Ｑ24）のドレインに共通に供給されるとともに、ＦＥＴ（Ｑ21、Ｑ23）のソースが互いに接続され、ＦＥＴ（Ｑ22、Ｑ24）のソースが互いに接続される。...ＦＥＴ（Ｑ21、Ｑ24）のゲートと、ＦＥＴ（Ｑ22、Ｑ23）のゲートとの間に、...局部発振信号ＳLOIが供給され”（接收信号+SRX通过电阻器R21共同供给至N沟道FET（Q21、Q22）的漏极，接收信号-SRX通过电阻器R22共同供给至N沟道FET（Q23、Q24）的漏极，同时，FET（Q21、Q23）的源极相互连接，FET（Q22、Q24）的源极相互连接。...在FET（Q21、Q24）的栅极和FET（Q22、Q23）的栅极之间，...供给本机振荡信号SLOI） | 对比文件图5的开关电路211中：四个FET（Q21, Q22, Q23, Q24）构成两对。差动LO信号（SLOI）的一端耦合到Q21和Q24的栅极，另一端耦合到Q22和Q23的栅极。Q21和Q23的源极（相当于目标专利中漏极耦合，因目标专利为共源组态，对比文件为共漏组态，但源极/漏极耦合的连接逻辑实质相同）耦合在一起，Q22和Q24的源极耦合在一起。这种交叉耦合的连接方式与目标专利特征X所描述的连接关系在电路拓扑上实质相同。因此，该技术特征被对比文件直接公开。 |
| **技术特征Y**：所述第二信号包含本机振荡器（LO）信号，所述第一信号包含经放大射频（RF）信号。<br>**未被公开** | 参见全文，例如[2]：“局部発振信号”（本机振荡信号），以及“受信信号ＳRX”（接收信号SRX）。 | 对比文件明确公开了第二信号是LO信号（SLOI, SLOQ），第一信号是接收的RF信号（SRX）。然而，目标专利特征Y是依附于其整体设备上下文的，即该LO信号是施加到其单端部分和虚设部分的差动信号，RF信号是其单端第一信号。对比文件中，LO信号施加到开关晶体管，RF信号是差分信号。尽管信号名称和类型（LO， RF）相同，但由于对比文件未公开目标专利权利要求中限定的“单端第一信号”和“虚设部分”等核心架构，因此该特征在目标专利所限定的特定技术方案语境下未被公开。 |
| **技术特征Z**：所述第二晶体管对由至少一个可配置偏压电压偏置。<br>**未被公开** | 无 | 对比文件中不存在“第二晶体管对”（虚设部分）。此外，对比文件也未记载对混频器开关晶体管（Q21-Q24）使用可配置偏压电压进行偏置。其解决直流偏移是通过反馈控制输入缓冲级的偏置，而非配置混频器晶体管本身的偏压。该特征未被公开。 |
<<<X>>>
<<<e>>>