对比文件名称：发明授权_US07343389B2 Apparatus and method for SIMD modular multiplication
目标专利名称：说明书
模型名称：本次调用未提供模型名称
特征比对表格：
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《直接公开》 | [0046] FIG. 1 shows a computer system 100 upon which one embodiment of the present invention can be implemented. Computer system 100 comprises a bus 102 for communicating information, and processor 110 coupled to bus 102 for processing information. ... Processor 110 includes an execution unit 130 containing an arithmetic logic unit (ALU) 180, a register file 200, one or more cache memories 160 (160-1, . . . , 160-N) and an internal bus 190. | 对比文件公开了一种用于处理数据的装置（计算机系统100，包含处理器110）。该装置用于执行数据处理操作，例如模乘，这与其在目标专利中作为执行数据处理（包括通道混洗）的装置所起的作用相同。因此，技术特征A被直接公开。 |
| 技术特征B《隐含公开》 | [0049] In one embodiment of the invention, register file 200 includes multimedia registers, for example, SIMD (single instruction, multiple data) registers for storing multimedia information. ... | 对比文件公开了处理器110包含SIMD寄存器（例如210/214），用于存储打包数据。在SIMD架构中，SIMD寄存器通常与并行处理通道相关联，每个寄存器位置或数据元素可以被视为由一个处理通道处理。说明书[0036]段指出“在SIMD结构中，存在多个处理通道，其中每一处理通道执行同一指令，但具有不同数据。”对比文件虽然没有明确描述每个处理通道的独立电路，但SIMD寄存器的存在和对其的操作（如PSHUFFLE）隐含了存在多个以SIMD结构配置的处理通道，每个通道能够处理寄存器中对应的数据元素。因此，本领域技术人员可以合理推断出该技术特征。 |
| 技术特征C《未公开》 | [0079] ... a byte shuffle instruction (PSHUFB) 146, as depicted with reference to FIG. 7. The byte shuffle operation 146 orders data sizes which are larger than bytes by maintaining the relative position of bytes within the larger data during the shuffle operation. | 对比文件公开了字节混洗指令（PSHUFB）可以对SIMD寄存器内的数据进行重新排序（混洗）。然而，该混洗操作是从一个或多个源寄存器接收数据，而不是如目标专利权利要求所限定的“从所述处理通道的源子组接收数据”。在目标专利中，“处理通道的源子组”特指全部处理通道中的一个连续子集（例如一个排组），并且混洗器电路直接从这些通道接收数据（见图2、3及说明书[0067]段）。对比文件的混洗指令操作对象是寄存器中的数据，并未揭示这种从处理通道的子组（特别是物理或逻辑上分组的通道子集）选择性接收数据的结构或方法。因此，该技术特征未被公开。 |
| 技术特征D《未公开》 | [0079] ... the byte shuffle operation 146 orders data ... The byte shuffle instruction 146 can change the relative position of data in a SIMD register and can also duplicate data. | 对比文件公开了字节混洗指令可以响应指令（PSHUFB）对寄存器中的数据进行重排序。然而，目标专利中的指令是“指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令”，其目的是实现通道间的数据交换（混洗）。对比文件中PSHUFB指令的目的是为了高效实现模乘查找表（见[0080]-[0085]段），即重新排列查找表中的数据以进行组合计算，而不是为了在SIMD处理通道之间输出数据。两者解决的问题和所起的作用不同。因此，该技术特征未被公开。 |
| 技术特征E《未公开》 | [0080] ... the data 408 ... is organized within a destination data storage device 410 ... | 对比文件公开了混洗（PSHUFB）的结果存储在目标数据存储设备（如寄存器）中。然而，它没有公开“将经重排序数据分别输出到全部所述处理通道”。在目标专利中（见图2、3及说明书[0065]段），混洗器电路的输出通过多路分用器（DEMUX）广播到所有排组（即所有处理通道）。对比文件的PSHUFB指令只是将结果写入指定的目标寄存器，没有描述或暗示这种将结果数据广播到所有处理通道（或所有SIMD通道对应位置）的机制。因此，该技术特征未被公开。 |
| 技术特征F《未公开》 | 未找到对应内容。 | 对比文件完全没有提及“处理通道的目的地子组”的概念，也没有描述仅允许一部分处理通道（或它们对应的寄存器）存储混洗后的数据，而其他部分不存储。目标专利的该特征是为了实现分段混洗，确保只有正确的目的地通道才保存数据（见说明书[0074]段）。对比文件的PSHUFB操作结果是完整地写入目标寄存器，不存在这种选择性存储机制。因此，该技术特征未被公开。 |
| 技术特征G《未公开》 | 未找到对应内容。 | 对比文件完全没有提及除目的地子组外的处理通道“丢弃”接收的经重排序数据。如上所述，其操作模型不涉及广播后选择性存储/丢弃。因此，该技术特征未被公开。 |
| 技术特征H《未公开》 | 未找到对应内容。 | 对比文件没有公开任何专门配置的“控制器电路”来控制哪些处理通道的寄存器可以存储数据。其指令的执行由处理器110的解码器170和执行单元130等通用部件控制，但并未描述用于实现目标专利中所述选择性存储机制的特定控制器电路。因此，该技术特征未被公开。 |
| 技术特征I《未公开》 | 未找到对应内容。 | 对比文件没有将处理通道描述为分组为“多个排组”，也没有基于“偏移”来确定“排组标识”和“通道标识”，并据此允许特定寄存器存储数据。其数据结构是基于寄存器和数据元素，而非处理通道的排组架构。因此，该技术特征未被公开。 |
| 技术特征J《未公开》 | 未找到对应内容。 | 对比文件没有描述混洗器电路“从仅一个排组接收数据”以及将输出数据“输出到所述排组中的每一个”的排组架构和广播机制。其PSHUFB指令在寄存器之间操作，不涉及处理通道的排组划分和排组间广播。因此，该技术特征未被公开。 |
| 技术特征K《未公开》 | [0080] ... utilizing data mask 404 ... to specify the address where the respective data elements 408 are stored ... | 对比文件公开了混洗操作使用数据掩码（mask）来指定数据的重排序目标地址。然而，目标专利中“基于由所述指令界定的偏移将所述数据重排序”特指为了在通道间传输数据而进行的移位和绕回计算（如说明书[0065]-[0066]段所述）。对比文件中掩码的作用是索引查找表以实现模乘，而非基于一个简单的数值偏移量来计算通道间的数据路由。两者技术手段和作用不同。因此，该技术特征未被公开。 |
| 技术特征L《未公开》 | 未找到对应内容。 | 对比文件没有描述混洗器电路针对“处理通道的连续源子组”和“连续目的地子组”进行迭代操作以完成整个混洗过程。其PSHUFB指令是一次性操作，不涉及这种分段、迭代的混洗流程。因此，该技术特征未被公开。 |
| 技术特征M《未公开》 | 未找到对应内容。 | 对比文件没有公开包含“多路复用器”、“多路分用器”以及用于选择性耦合排组和广播数据的“控制器电路”的系统架构。其图2所示的处理器架构是通用的，没有展示目标专利图2中用于实现分段混洗的特定互连结构（MUX 48, DEMUX 54）。因此，该技术特征未被公开。 |
| 技术特征N《未公开》 | [0079] The byte shuffle operation 146 orders data sizes which are larger than bytes by maintaining the relative position of bytes within the larger data during the shuffle operation. | 对比文件公开了字节混洗指令可以处理大于字节的数据类型，并保持字节的相对位置。这暗示了它可以处理完整的数据值（如字、双字）。然而，目标专利该特征明确限定了“完整标量或向量值”，并强调混洗器电路接收、重排序和输出的是完整值，而非子字节。虽然PSHUFB可能处理完整值，但对比文件未明确强调这一点，且其应用场景（模乘查找表）主要涉及字节操作。更重要的是，该特征是与目标专利特定的分段混洗电路紧密结合的。由于该电路本身未被公开，此特定操作方式也未被公开。因此，该技术特征未被公开。 |
| 技术特征O《隐含公开》 | [0046] ... processor 110 ... | 对比文件公开的处理器110是一个通用或专用处理器，可用于执行图形/视频处理等任务。目标专利中GPU是SIMD处理通道的一种具体实施方式。虽然对比文件未明确称处理器110为“图形处理单元(GPU)”，但其描述了处理器包含SIMD寄存器并执行多媒体指令，这符合GPU的典型特征。本领域技术人员可以理解，具有SIMD架构并用于处理图形/视频数据的处理器可以视为一种GPU。因此，该技术特征被隐含公开。 |
| 技术特征P《直接公开》 | [0046] FIG. 1 shows a computer system 100 ... | 对比文件图1所示的计算机系统100可以包含集成电路、微处理器等。此外，背景技术（[0004]段）提到了无线通信应用，装置可以是无线通信装置的一部分。因此，技术特征P限定的装置类型被直接公开。 |
<<<A>>><<<P>>><<<o>>>