对比文件名称：发明申请_US20050265103A1 Method and system for providing seamless self-refresh for directed bank refresh in volatile memories
目标专利名称：用于存储器的自刷新的方法及相关设备
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：在所述存储器控制器处，接收对动态随机存取存储器DRAM的最新近的DRAM触发的自刷新循环的自刷新区间的剩余部分的指示，其中在所述睡眠操作模式期间所述DRAM的自刷新循环是至少部分地基于所述DRAM的自刷新区间来周期性地触发的，并且其中所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分小于所述自刷新区间。<br>**公开性判断：未直接公开且未隐含公开** | 对比文件[0035]段：“Then, at Cycle ‘m+1’, the volatile memory 110 exits self-refresh mode and loads the bank address of the last refreshed bank, BankY, into the exit bank address latch 220. The memory controller 120 retrieves the content of the exit bank address latch 220 and then uses it to identify the last bank that the volatile memory 110 refreshed prior to exiting self-refresh mode.” <br>译文：然后，在周期“m+1”，易失性存储器110退出自刷新模式并将最后刷新的银行BankY的银行地址加载到出口银行地址锁存器220中。存储器控制器120检索出口银行地址锁存器220的内容，然后使用它来识别易失性存储器110在退出自刷新模式之前最后刷新的银行。 | **论述**：目标专利的技术特征A核心在于，存储器控制器接收的是关于**时间**的指示，即“自刷新区间的剩余部分”，这是一个基于时间间隔（tREFI）的剩余量，且该剩余部分小于完整的自刷新区间。其作用是让控制器知道距离上一次DRAM自刷新已经过去了多少时间，从而避免在模式转换时立即触发不必要的刷新。对比文件公开的是**地址**信息的传递，即最后刷新的“银行地址”（BankY）。虽然该地址信息也是在退出自刷新模式时由DRAM提供给控制器，但其技术内容、所起的作用与目标专利完全不同。对比文件的地址信息用于确定接下来应该刷新哪个具体的存储体（bank），以继续顺序刷新，解决的是刷新地址的同步问题。而目标专利的时间剩余信息用于确定何时需要触发下一次刷新，解决的是刷新定时器的同步问题。本领域技术人员无法从对比文件公开的地址信息中，毫无疑义地或通过合理推理得出“自刷新区间的剩余部分”这一时间信息。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征B**：在所述存储器控制器中，对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时。<br>**公开性判断：未直接公开且未隐含公开** | 对比文件[0035]段：“Since the memory controller 120 does not know when this last bank was refreshed, the memory controller 120 directs the volatile memory 110 to perform an auto-refresh operation on the next bank, BankY+1, that is due for refresh as soon as practicable.” <br>译文：由于存储器控制器120不知道这个最后银行是何时被刷新的，存储器控制器120指示易失性存储器110对接下来的、应尽快刷新的银行BankY+1执行自刷新操作。 | **论述**：技术特征B限定了在控制器侧对“时间剩余部分”进行“计时”这一具体动作，即进行倒计时操作。对比文件中，控制器在获取出口银行地址后，采取的动作是根据地址顺序（BankY+1）来“指示”执行下一次自刷新操作。这里完全没有涉及任何基于时间间隔的“计时”行为。控制器只是不知道最后一个银行是“何时”刷新的，因此选择尽快刷新下一个银行，这是一种基于地址逻辑的判断和指令下发，而非对时间间隔剩余量的主动计时等待。两者技术手段不同，作用也不同。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征C**：响应于对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时而从所述存储器控制器触发所述DRAM中的初始刷新循环。<br>**公开性判断：未直接公开且未隐含公开** | 对比文件[0035]段：“Since the memory controller 120 does not know when this last bank was refreshed, the memory controller 120 directs the volatile memory 110 to perform an auto-refresh operation on the next bank, BankY+1, that is due for refresh as soon as practicable.” <br>译文：由于存储器控制器120不知道这个最后银行是何时被刷新的，存储器控制器120指示易失性存储器110对接下来的、应尽快刷新的银行BankY+1执行自刷新操作。 | **论述**：技术特征C限定了触发初始刷新循环的条件是“响应于对……剩余部分计时”，即计时完成（归零）是触发条件。对比文件中，控制器触发（或指示）下一次刷新操作的条件是基于获取到的地址信息（BankY）和顺序逻辑（BankY+1），并“尽快”执行。这是一种基于地址序列的、立即或尽快执行的触发机制，与基于时间间隔倒计时的触发机制有本质区别。对比文件没有公开任何依赖于时间间隔剩余量计时的触发逻辑。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征D**：对所述存储器控制器的空闲时段计时。<br>**公开性判断：未直接公开且未隐含公开** | 对比文件[0010]段：“During periods of non-use, the memory controller may place the memory in the self-refresh mode.” <br>译文：在非使用期间，存储器控制器可以将存储器置于自刷新模式。 | **论述**：技术特征D明确限定了“对空闲时段计时”这一动作，其对应于目标专利说明书中的“话务空闲定时器110”。对比文件仅泛泛提及“在非使用期间”（During periods of non-use），这是一种状态描述，并未公开任何用于监测或计量该空闲时段的特定定时器或计时机制。本领域技术人员无法从该描述中毫无疑义地得出存在一个专门用于对空闲时段进行计时的模块。因此，该技术特征未被直接公开。同时，该描述过于宽泛，未提供任何关于如何判断“非使用期间”的技术细节，不足以支持本领域技术人员必然推理出存在一个进行“计时”的部件，因此也未被隐含公开。 |
| **技术特征E**：以及响应于对所述空闲时段的计时超过阈值，而将所述存储器控制器从所述活跃操作模式转换回到所述睡眠操作模式。<br>**公开性判断：未直接公开且未隐含公开** | （同技术特征D引用） | **论述**：技术特征E限定了基于空闲计时超过阈值这一条件来触发模式转换。该特征依赖于技术特征D的“空闲计时”机制。如上所述，对比文件仅提及“非使用期间”这一状态，并未公开“计时”动作，更未公开将计时结果与一个“阈值”进行比较，并据此触发模式转换的技术方案。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征F**：进一步包括：其中在所述存储器控制器处接收对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分的所述指示包括从所述DRAM中的寄存器读取所述指示。<br>**公开性判断：《直接公开》** | 对比文件[0035]段：“...loads the bank address of the last refreshed bank, BankY, into the exit bank address latch 220. The memory controller 120 retrieves the content of the exit bank address latch 220...” <br>译文：……将最后刷新的银行BankY的银行地址加载到出口银行地址锁存器220中。存储器控制器120检索出口银行地址锁存器220的内容…… | **论述**：技术特征F限定了接收指示的具体方式为“从所述DRAM中的寄存器读取”。对比文件明确公开了在退出自刷新模式时，易失性存储器110将最后刷新的银行地址加载到“exit bank address latch 220”（出口银行地址锁存器）中，而存储器控制器120随后“retrieves the content”（检索内容）。这里的“latch”（锁存器）是DRAM内部的一种存储单元，其作用等同于“寄存器”。因此，对比文件直接公开了“存储器控制器从DRAM中的寄存器（锁存器）读取信息”这一技术手段。尽管读取的信息内容不同（地址 vs 时间剩余），但“从DRAM中的寄存器读取指示”这一动作特征本身已被直接公开。 |
| **技术特征G**：进一步包括：在所述初始刷新循环的触发之后，根据刷新区间来周期性地触发所述DRAM的附加的存储器控制器触发的刷新循环。<br>**公开性判断：《隐含公开》** | 对比文件[0008]段：“In auto-refresh mode, the memory uses the refresh address in its internal refresh address counter...”； [0011]段：“Under this method, at regularly given intervals (tREFI), the memory controller explicitly generates refreshes...” <br>译文：在自刷新模式下，存储器使用其内部刷新地址计数器中的刷新地址……；在这种方法下，在定期给定的间隔（tREFI），存储器控制器显式地生成刷新…… | **论述**：技术特征G描述了在模式转换后的初始刷新循环之后，控制器恢复常规的、基于固定刷新区间的周期性刷新调度。对比文件[0008]和[0011]段描述了在自刷新模式（由存储器控制器管理）下，存储器控制器会在定期给定的间隔（tREFI）显式生成刷新命令。虽然对比文件没有明确描述在退出自刷新模式并执行一次刷新操作后的后续操作，但本领域技术人员可以合理推断，一旦存储器控制器从自刷新模式接管刷新控制权，它必然会恢复其常规的刷新调度机制，即“根据刷新区间（tREFI）来周期性地触发”刷新循环。这是存储器控制器在活跃操作模式下的固有功能和常规操作。因此，该技术特征被对比文件隐含公开。 |
| **技术特征H**：其中，所述刷新区间等于所述自刷新区间。<br>**公开性判断：未直接公开且未隐含公开** | 对比文件未提及“刷新区间”与“自刷新区间”这两个概念，也未描述二者之间的关系。 | **论述**：技术特征H限定了控制器管理的“刷新区间”与DRAM自刷新时的“自刷新区间”相等。这是目标专利实现定时器无缝同步的重要前提。对比文件全文聚焦于刷新地址（银行和行）的同步，完全没有涉及或讨论刷新操作所基于的时间间隔（interval）本身，更未提及这两个可能由不同主体控制的时间间隔是否相等的问题。本领域技术人员从对比文件中无法得到任何关于刷新时间间隔数值及其关系的信息。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| **技术特征I**：进一步包括：响应于对所述DRAM的温度的指示而减小所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分。<br>**公开性判断：未直接公开且未隐含公开** | 对比文件全文未提及温度对刷新操作的影响。 | **论述**：技术特征I引入了温度作为变量，根据温度指示来调整时间剩余部分（即等效于调整刷新频率）。这是目标专利中一个用于适应不同温度下电荷泄漏率变化的优化特征。对比文件解决的是地址同步问题，其技术方案完全不涉及温度传感器、温度指示或根据温度调整刷新定时的任何内容。本领域技术人员无法从对比文件中推理出该特征。因此，该技术特征既未被直接公开，也未被隐含公开。 |
<<<F>>><<<g>>>