返回项目页面
对比文件列表
发明公开_CN101176254A 分立时钟发生器和_或定时_频率参考_+++A_B_G_I_J_U_V_W_Y_Z_c_d_h_n_o_p_q+++.docx
2026-02-10 20:31
发明公开_CN104333377A 数字相位检测器_+++G_a_b_c_d_h_i_j_n_o_p_q_x+++.docx
2026-02-10 20:31
发明申请_US20040046612A1 Pll circuit_+++A_B_C_D_g_h+++.docx
2026-02-10 20:31
发明申请_US20040095121A1 POWER CONVERTER CIRCUITRY AND METHOD_+++a_u+++.docx
2026-02-10 20:31
发明申请_US20050017771A1 Phase swallow device and signal generator using the same_+++a_b+++.docx
2026-02-10 20:31
发明申请_US20080079501A1 TECHNIQUE FOR SWITCHING BETWEEN INPUT CLOCKS IN A PHASE-LOCKED LOOP_+++A_B_C_G_d_h_v+++.docx
2026-02-10 20:31
发明申请_US20080197891A1 Frequency synthesizer using two phase locked loops_+++A_B_G_H_V_Y_Z_c_d_u+++.docx
2026-02-10 20:31
发明申请_US20090164827A1 METHOD AND APPARATUS FOR GENERATING OR UTILIZING ONE OR MORE CYCLE-SWALLOWED CLOCK SIGNALS_+++a_b_e+++.docx
2026-02-10 20:31
发明授权_US5982242A Circuit for synchronizing transmission local oscillating frequencies in digital microwave system_+++A_B_G+++.docx
2026-02-10 20:31
发明授权_US07109803B2 Method and circuit arrangement for synchronizing plural oscillators_+++A_B_c_d_g_h_n_o_x+++.docx
2026-02-10 20:31
发明专利_JP2001119292A Frequency division circuit_+++A_s_t+++.docx
2026-02-10 20:31
发明专利_JP2002023885A Plural synchronizing devices and clock branching and frequency-dividing device_+++A_B_C_D_G_P_Q_U_V_W_X_e_f_r+++.docx
2026-02-10 20:31
发明专利_JP2003220218A Gaming machine_+++A_a+++.docx
2026-02-10 20:31
发明专利_JP2007243617A Differential output frequency divider circuit_+++A_B_G_U_x+++.docx
2026-02-10 20:31
发明专利_JP2014502464A In a multi-band transceiver, lo of generation and distribution_+++A_B_C_D_G_H_I_J_N_O_Y_Z_u_v_w+++.docx
2026-02-10 20:31
发明专利_JPS63306732A Clock pulse supply device_+++A_B_C_D_E_U_g_h_s_t+++.docx
2026-02-10 20:31
发明申请_US20040046612A1 Pll circuit_+++A_B_C_D_g_h+++.docx

**对比文件名称**:发明申请_US20040046612A1 Pll circuit

**目标专利名称**:用于使用脉冲吞没技术使分频器同步的方法和装置

**模型名称**:DeepSeek

## 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:具有被配置为对第一周期信号进行分频以生成第一分频信号的第一分频器<br>**《直接公开》**[0030] “The first variable frequency divider 4 divides the output signal VO of a voltage-controlled oscillator VCO by a division factor of N to produce a feedback signal FP1”。对比文件明确公开了第一可变分频器4,其配置为对压控振荡器VCO的输出信号VO(即第一周期信号)进行分频(除数为N)以生成第一反馈信号FP1(即第一分频信号)。该技术特征被直接公开。
**技术特征B**:具有被配置为对第二周期信号进行分频以生成第二分频信号的第二分频器<br>**《直接公开》**[0036] “A second variable frequency divider 8 ... divides the output signal VO of the voltage-controlled oscillator VCO by a division factor of N/n ... to produce feedback signals FP2 to FP16”。对比文件明确公开了第二可变分频器8,其配置为对同一个压控振荡器VCO的输出信号VO(即第二周期信号)进行分频(除数为N/n)以生成第二反馈信号(如FP2,即第二分频信号)。该技术特征被直接公开。
**技术特征C**:耦合到所述第一电路路径和所述第二电路路径,并且被配置为:比较基于所述第一分频信号的第一感测信号的相位和基于所述第二分频信号的第二感测信号的相位<br>**《直接公开》**[0033] “The first phase comparator PC1 performs phase comparison between the reference signal FR1 and the feedback signal FP1”。<br>[0040] “The second phase comparator PC2 performs phase comparison between the reference signals FR2 to FR16 and the feedback signals FP2 to FP16, respectively”。<br>[0045] “A phase comparator 13 performs phase comparison between the feedback signals FP1 to FP16 and the reference signals FR1 to FR16, respectively”。对比文件公开了相位比较器(PC1, PC2,或统称13),其耦合到第一和第二分频器的输出路径,接收来自第一分频器的反馈信号FP1和来自第二分频器的反馈信号(如FP2)。相位比较器的功能就是比较这些反馈信号(即基于分频信号的感测信号)与参考信号的相位。虽然其比较对象是分频信号与外部参考信号,但其核心功能“比较两个信号的相位”已被公开。从技术特征的本质“相位比较功能”来看,该特征被直接公开。
**技术特征D**:以及如果所述第一感测信号和所述第二感测信号异相,则生成第一触发信号<br>**《直接公开》**[0033] “The first phase comparator PC1 performs phase comparison between the reference signal FR1 and the feedback signal FP1, and feeds phase comparison signals (a pump-up signal U1 and a pump-down signal D1) to a first charge pump CP1”。<br>[0040] “The second phase comparator PC2 ... feeds phase comparison signals U2 to U16 and D2 to D16 to the second charge pump CP2”。对比文件中的相位比较器在执行相位比较后,会输出相位比较信号(如U1, D1, U2, D2等)。这些信号反映了输入信号之间的相位关系(超前或滞后),当信号异相时,必然会产生相应的泵升或泵降信号。这些相位比较信号即为“触发信号”。因此,相位比较器在检测到相位差时生成触发信号的技术特征被直接公开。
**技术特征E**:耦合到所述相位检测电路,并且被配置为响应于所述第一触发信号而将所述第一周期信号的脉冲抑制至少一个周期以调节所述第一分频信号的相位<br>**《未公开》**无对应内容。对比文件全文未提及任何形式的“脉冲抑制”(pulse suppression/squelching/swallowing)电路或技术。其调节VCO频率的方式是通过相位比较器输出的信号经电荷泵和低通滤波器生成控制电压,而非通过抑制输入到分频器的时钟脉冲来直接调节分频器输出的相位。该技术特征是对比文件技术方案中完全不存在的构思,既未被直接公开,也未被隐含公开。
**技术特征F**:耦合到所述相位检测电路,其中所述相位检测电路被配置为:如果所述第一感测信号和所述第二感测信号异相则生成第二触发信号,并且其中所述第二脉冲抑制电路被配置为:响应于所述第二触发信号,而抑制所述第二周期信号的脉冲至少一个周期,以调节所述第二分频信号的相位。<br>**《未公开》**无对应内容。同技术特征E,对比文件未公开任何脉冲抑制电路,因此也就不存在响应于触发信号抑制第二周期信号脉冲的第二脉冲抑制电路。该技术特征未被公开。
**技术特征G**:其中所述第一感测信号是所述第一分频信号,并且其中所述第二感测信号是所述第二分频信号。<br>**《隐含公开》**[0033] “... the feedback signal FP1 ...”<br>[0039] “... the feedback signals FP2 to FP16 produced by the second variable frequency divider 8”。对比文件中,输入到相位比较器(PC1, PC2)的信号直接来自第一和第二可变分频器的输出,即反馈信号FP1和FP2等。这些反馈信号就是分频器输出的分频信号本身。虽然说明书中未明确使用“感测信号”一词,但本领域技术人员可以毫无疑义地确定,用于相位比较的“反馈信号”即是权利要求中的“分频信号”。因此,该特征被隐含公开。
**技术特征H**:其中所述第一感测信号是所述第一分频信号的缓冲版本,并且其中所述第二感测信号是所述第二分频信号的缓冲版本。<br>**《隐含公开》**无直接引用,但结合本领域公知常识。对比文件虽然未明确记载“缓冲版本”,但在高频或射频集成电路中,为了驱动后续电路(如相位比较器)并隔离负载影响,对分频器输出信号进行缓冲是常见的、惯用的技术手段。本领域技术人员在实现对比文件的技术方案时,有可能会也通常需要对分频信号进行缓冲后再送入相位比较器。因此,该特征可以被认为是隐含公开的。
**技术特征I**:进一步包括:第三分频器,被配置为对所述第一分频信号进行分频以生成第三分频信号,其中所述第一感测信号是所述第三分频信号<br>**《未公开》**无对应内容。对比文件中的分频器(第一、第二可变分频器)是直接对VCO的输出信号VO进行分频,生成反馈信号。没有公开对第一分频信号(即FP1)进行再次分频以生成更低频率的第三分频信号,并将此第三分频信号用作感测信号的级联分频结构。该特征未被公开。
**技术特征J**:以及第四分频器,被配置为对所述第二分频信号进行分频以生成第四分频信号,其中所述第二感测信号是所述第四分频信号。<br>**《未公开》**无对应内容。同技术特征I,对比文件未公开对第二分频信号进行再次分频的结构。该特征未被公开。
**技术特征K**:其中所述第二脉冲抑制电路被配置为响应于所述第二触发信号而将所述第一分频信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。<br>**《未公开》**无对应内容。该特征依赖于未被公开的脉冲抑制电路和级联分频结构,因此本身也未被公开。
**技术特征L**:进一步包括:第三脉冲抑制电路,耦合到所述相位检测电路,其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第三触发信号,并且其中所述第三脉冲抑制电路被配置为响应于所述第三触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。<br>**《未公开》**无对应内容。该特征涉及未被公开的脉冲抑制电路,因此未被公开。
**技术特征M**:进一步包括:第四脉冲抑制电路,耦合到所述相位检测电路,其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第四触发信号,并且其中所述第四脉冲抑制电路被配置为响应于所述第四触发信号而将所述第二分频信号的脉冲抑制至少一个周期以调节所述第四分频信号的相位。<br>**《未公开》**无对应内容。该特征涉及未被公开的脉冲抑制电路和级联分频结构,因此未被公开。
**技术特征N**:进一步包括:第三分频器,被配置为对所述第一分频信号进行分频以生成第三分频信号,其中所述第一感测信号是所述第三分频信号的缓冲版本<br>**《未公开》**无对应内容。同技术特征I,对比文件未公开级联分频结构,因此该特征未被公开。
**技术特征O**:以及第四分频器,被配置为对所述第二分频信号进行分频以生成第四分频信号,其中所述第二感测信号是所述第四分频信号的缓冲版本。<br>**《未公开》**无对应内容。同技术特征J,该特征未被公开。
**技术特征P**:进一步包括:第三电路路径,具有被配置为对第三周期信号进行分频以生成第三分频信号的第三分频器,其中所述相位检测电路进一步耦合到所述第三电路路径并且进一步被配置为:比较基于所述第三分频信号的第三感测信号的相位与所述第一感测信号或所述第二感测信号的相位<br>**《未公开》**无对应内容。对比文件公开了两个可变分频器(第一、第二)及其对应的相位比较。虽然提到了多个参考信号(FR1-FR16),但并未公开第三个独立的分频器路径(第三电路路径)及其分频器,也未公开相位检测电路耦合到此第三路径并比较其输出相位。该特征未被公开。
**技术特征Q**:以及如果所述第三感测信号与所述第一感测信号或所述第二感测信号分别异相,则生成第二触发信号<br>**《未公开》**无对应内容。该特征依赖于未被公开的第三电路路径,因此未被公开。
**技术特征R**:以及第二脉冲抑制电路,耦合到所述相位检测电路,并且被配置为响应于所述第二触发信号而将所述第三周期信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。<br>**《未公开》**无对应内容。该特征依赖于未被公开的第三电路路径和脉冲抑制电路,因此未被公开。
**技术特征S**:其中所述第一脉冲抑制电路包括:多个延迟触发器和与所述多个延迟触发器的输出对接的第一组合逻辑,用以基于所述第一周期信号和所述第一触发信号来生成门控脉冲<br>**《未公开》**无对应内容。对比文件未公开脉冲抑制电路,因此其具体内部结构(包括延迟触发器、组合逻辑生成门控脉冲)也完全未被公开。
**技术特征T**:以及第二组合逻辑,与所述第一组合逻辑的输出和所述第一周期信号对接,并且被配置为基于所述门控脉冲来将所述第一周期信号的所述脉冲抑制所述至少一个周期。<br>**《未公开》**无对应内容。同技术特征S,该脉冲抑制电路的具体实现结构未被公开。
**技术特征U**:其中所述相位检测电路包括:异或逻辑,被配置为接收所述第一感测信号和所述第二感测信号<br>**《未公开》**无对应内容。对比文件公开了相位比较器执行相位比较功能,但未具体披露其内部电路结构。未提及使用异或(XOR)逻辑来实现相位比较。虽然异或门可以用于检测相位差,但对比文件并未公开这一具体实现方式。因此,该特征未被直接公开。从隐含公开角度看,对比文件也未提供足以让本领域技术人员必然推理出使用异或逻辑的启示。该特征未被公开。
**技术特征V**:一个或多个低通滤波器,耦合到所述异或逻辑<br>**《未公开》**无对应内容。该特征依赖于未被公开的异或逻辑结构,且对比文件中虽然存在低通滤波器(LPF),但其连接在电荷泵和VCO之间,用于平滑控制电压,而不是连接在相位比较逻辑(如异或门)的输出之后用于将相位差信息转换为直流电平。两者作用位置和功能不同。因此,该特征未被公开。
**技术特征W**:以及一个或多个比较器,耦合到所述一个或多个低通滤波器,并且被配置为生成所述相位检测电路的包括所述第一触发信号的一个或多个输出。<br>**《未公开》**无对应内容。该特征依赖于未被公开的由异或门和低通滤波器构成的相位检测结构。对比文件相位比较器的输出直接是数字脉冲(泵升/泵降信号),未披露经过低通滤波后再由比较器生成输出的结构。因此,该特征未被公开。
**技术特征X**:其中所述相位检测电路被配置为如果所述装置被复位或电力循环则比较所述第一感测信号的相位和所述第二感测信号的相位。<br>**《未公开》**无对应内容。对比文件描述了在启动(start-up)或搜索状态(searching state)下进行相位比较以锁定频率。虽然“启动”可能与“电力循环”后的状态相关,但对比文件并未明确将相位比较的触发条件限定为“复位或电力循环”。其相位比较是持续进行的,直到锁定。目标专利强调仅在特定事件(复位/电力循环)后执行一次或有限的相位检测和调节,而对比文件是用于频率合成的连续过程。两者控制逻辑不同。因此,该特征未被公开。
**技术特征Y**:其中:所述第一分频器包括被配置为生成所述第一分频信号的同相版本和正交版本的第一同相/正交分频器<br>**《未公开》**无对应内容。对比文件中的第一可变分频器用于生成单路反馈信号FP1,未提及生成同相(I)和正交(Q)两个版本的分频信号。该特征未被公开。
**技术特征Z**:以及所述第二分频器包括被配置为生成所述第二分频信号的同相版本和正交版本的第二同相/正交分频器。<br>**《未公开》**无对应内容。对比文件中的第二可变分频器用于生成多路反馈信号(FP2-FR16),但这些信号是时间上错开的单相信号,并非同时存在的同相和正交两路信号。未提及I/Q分频器。该特征未被公开。

<<<A>>><<<B>>><<<C>>><<<D>>><<<g>>><<<h>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE