对比文件名称：发明授权_US07109803B2 Method and circuit arrangement for synchronizing plural oscillators
目标专利名称：用于使用脉冲吞没技术使分频器同步的方法和装置
本次调用模型名称：DeepSeek最新版本模型
## 特征比对表格 ##
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：具有被配置为对第一周期信号进行分频以生成第一分频信号的第一分频器《直接公开》 | [0030] 第一锁相环12包括第一振荡器20…第一可控分频器26，通过该分频器，交流电压信号的频率被分频到参考频率发射器28提供的参考频率的水平。<br>[0030] ...the alternating voltage signal of the first oscillator 20 is provided to the first output 16, and is further provided to a first controllable frequency divider 26, by which the frequency of the alternating voltage signal is divided down to the level of a reference frequency provided by a reference frequency emitter 28. | 对比文件公开了第一锁相环12，其包含第一振荡器20（生成第一周期信号）和第一可控分频器26。分频器26被配置为对来自振荡器20的交流电压信号（即第一周期信号）进行分频。其输出（分频后的信号）被送往相位/频率检测器30进行比较。因此，第一分频器及其功能被直接公开。 |
| 技术特征B：具有被配置为对第二周期信号进行分频以生成第二分频信号的第二分频器《直接公开》 | [0031] 第二锁相环14包括第二振荡器38…第二可控分频器40…<br>[0031] ...the second phase locked loop 14 comprises a second oscillator 38... a second controllable frequency divider 40... | 对比文件公开了第二锁相环14，其包含第二振荡器38（生成第二周期信号）和第二可控分频器40。分频器40被配置为对来自振荡器38的交流电压信号（即第二周期信号）进行分频。其输出（分频后的信号）被送往相位/频率检测器42进行比较。因此，第二分频器及其功能被直接公开。 |
| 技术特征C：耦合到所述第一电路路径和所述第二电路路径，并且被配置为：比较基于所述第一分频信号的第一感测信号的相位和基于所述第二分频信号的第二感测信号的相位《隐含公开》 | [0014] ...频率分频器40与频率分频器26同步…通过同步器58实现。<br>[0032] ...控制器52…控制两个分频器26和40的同步。<br>[0041] ...为了确保两个分频器26和40同相，第二可控分频器40必须与第一可控分频器26同步。<br>[0043] 例如，可以通过在…之后，将具有输出信号86的第二可控分频器40一次性复位，使其与第一分频器26的输出信号82同步来实现同步。<br>[0014] ...a frequency divider of the at least one second phase locked loop is synchronized with a frequency divider of the first phase locked loop. This is preferably achieved by means of a setting device or synchronizer...<br>[0032] ...the controller 52...controls a synchronization of the two frequency dividers 26 and 40.<br>[0041] ...In order to ensure that both frequency dividers 26 and 40 are in phase, the second controllable frequency divider 40 of the second phase locked loop 14 must be synchronized with the first controllable frequency divider 26 of the fist phase locked loop 12.<br>[0043] For example, the synchronization can be achieved through a one-time resetting of the second controllable frequency divider 40 having the output signal 86, after the occurrence of the high signal level 90, synchronously to the output signal 82 of the first frequency divider 26. | 对比文件公开了相位同步器58，其功能是同步第一分频器26和第二分频器40，以确保二者同相（[0041]）。要实现同步，必然需要获取两个分频器的输出信号（即分频信号）的信息，并对它们的相位进行比较，以判断是否同相或存在相位差。图4A-4C明确示出了分频器输出信号82和86的波形，同步过程（箭头92）正是基于对这些信号相位的比较而触发的。因此，本领域技术人员可以毫无疑义地推断，同步器58必然包含了比较第一分频器输出（基于第一分频信号）和第二分频器输出（基于第二分频信号）相位的功能。这构成了隐含公开。 |
| 技术特征D：以及如果所述第一感测信号和所述第二感测信号异相，则生成第一触发信号《隐含公开》 | [0032] 当电路装置10要被设置为相应的同步操作模式时，这种同步由上级控制器（未示出）触发，该控制器向电路控制器52的外部输入17施加触发信号。<br>[0042] 在该示例实施例中，同步在控制信号88的高信号电平90出现时执行。<br>[0032] Such a synchronization is triggered when the circuit arrangement 10 is to be set into the corresponding synchronized operating mode, by a super-ordinated controller (not shown) that applies a trigger signal to the external input 17 of the circuit controller 52.<br>[0042] In this example embodiment, the synchronization is carried out upon the occurrence of a high signal level 90 of the control signal 88 shown in FIG. 4D. | 对比文件描述了同步过程由上级控制器施加的触发信号启动（[0032]），并且同步动作在控制信号88变为高电平时执行（[0042]，图4D）。虽然未明确说明该触发信号的生成是基于相位比较的结果，但结合[0041]“为了确保两个分频器26和40同相”的教导以及图4A-4C所示的非同步波形，本领域技术人员可以合理推断：在实际操作中，需要（或可以）检测两个分频器输出的相位关系；当检测到它们异相（即不同步）时，就会生成一个控制信号（如图4D中的高电平信号90）来触发同步操作。这个控制信号即相当于“第一触发信号”。因此，该技术特征被隐含公开。 |
| 技术特征E：耦合到所述相位检测电路，并且被配置为响应于所述第一触发信号而将所述第一周期信号的脉冲抑制至少一个周期以调节所述第一分频信号的相位《未公开》 | 无相关内容。 | 对比文件实现分频器同步的机制完全不同。它通过从第一锁相环向第二锁相环的振荡器注入衰减信号（[0035]），并利用同步器58复位第二分频器（[0043]）来实现同步。在整个方案中，完全没有提及通过抑制（吞没）输入到分频器的周期信号（时钟脉冲）来调节分频信号相位的技术手段。目标专利的“脉冲抑制”是核心的相位调节方法，在对比文件中既无文字记载，也无法从公开的内容中推理得出。因此，该技术特征未被公开。 |
| 技术特征F：耦合到所述相位检测电路，其中所述相位检测电路被配置为：如果所述第一感测信号和所述第二感测信号异相则生成第二触发信号，并且其中所述第二脉冲抑制电路被配置为：响应于所述第二触发信号，而抑制所述第二周期信号的脉冲至少一个周期，以调节所述第二分频信号的相位。《未公开》 | 无相关内容。 | 同理，对比文件未公开任何“脉冲抑制电路”。其同步机制不涉及抑制输入时钟脉冲。因此，该附加的第二脉冲抑制电路及其功能未被公开。 |
| 技术特征G：其中所述第一感测信号是所述第一分频信号，并且其中所述第二感测信号是所述第二分频信号。《隐含公开》 | [0041] ...为了确保两个分频器26和40同相，第二可控分频器40必须与第一可控分频器26同步。<br>[0043] ...将具有输出信号86的第二可控分频器40...同步到第一分频器26的输出信号82。<br>[0041] ...In order to ensure that both frequency dividers 26 and 40 are in phase, the second controllable frequency divider 40 of the second phase locked loop 14 must be synchronized with the first controllable frequency divider 26 of the fist phase locked loop 12.<br>[0043] ...the second controllable frequency divider 40... synchronously to the output signal 82 of the first frequency divider 26. | 对比文件明确记载了将第二分频器40同步到第一分频器26（[0041]），并且图4A和4C分别显示了分频器26的输出信号82和分频器40的输出信号86，同步是使信号86与信号82对齐（[0043]）。这表明用于同步比较的“感测信号”直接就是分频器26和40的输出信号，即第一分频信号和第二分频信号本身。因此，该技术特征被隐含公开。 |
| 技术特征H：其中所述第一感测信号是所述第一分频信号的缓冲版本，并且其中所述第二感测信号是所述第二分频信号的缓冲版本。《隐含公开》 | [0030] ...交流电压信号...被提供给第一输出16，并进一步提供给第一可控分频器26...<br>[0031] ...第二振荡器38在其输出48处产生交流电压信号...该信号被提供给第二输出18和第二分频器40。<br>[0030] ...the alternating voltage signal of the first oscillator 20... is provided to the first output 16, and is further provided to a first controllable frequency divider 26...<br>[0031] ...The second oscillator 38 produces an alternating voltage signal... at its output 48, which is provided to the second output 18 and to the second frequency divider 40. | 对比文件中，分频器的输出信号可能被路由到多个目的地（如输出端、相位/频率检测器、同步器等）。在本领域，为了驱动后续电路或进行长距离传输，通常会对信号进行缓冲。虽然对比文件没有明确提及“缓冲版本”，但本领域技术人员能够理解，在实际电路中，从分频器输出到相位比较或同步电路之间，可能包含缓冲级以提供驱动能力和隔离。这种缓冲并不改变信号的相位信息，因此用于相位比较的感测信号可以是分频信号本身或其缓冲版本。这属于本领域的公知常识，可以从对比文件的方案中合理推断出来。因此，该技术特征被隐含公开。 |
| 技术特征I：进一步包括：第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号《未公开》 | 无相关内容。 | 对比文件中的每个锁相环仅包含一个分频器（26或40），用于对VCO输出进行分频。没有公开对第一分频器的输出（即第一分频信号）进行进一步分频以生成更低频率的第三分频信号，也没有将这种二次分频后的信号用作感测信号。因此，该技术特征未被公开。 |
| 技术特征J：以及第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号。《未公开》 | 无相关内容。 | 同理，对比文件没有公开对第二分频信号进行进一步分频的第四分频器，也没有将二次分频后的信号用作感测信号。因此，该技术特征未被公开。 |
| 技术特征K：其中所述第二脉冲抑制电路被配置为响应于所述第二触发信号而将所述第一分频信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。《未公开》 | 无相关内容。 | 该特征依赖于技术特征I、F中未被公开的“第三分频器”和“脉冲抑制电路”。由于基础构件未被公开，且对比文件不存在抑制脉冲的机制，因此该特定功能关系也未被公开。 |
| 技术特征L：进一步包括：第三脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第三触发信号，并且其中所述第三脉冲抑制电路被配置为响应于所述第三触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。《未公开》 | 无相关内容。 | 该特征涉及附加的脉冲抑制电路。对比文件未公开任何脉冲抑制电路，因此该附加电路及其功能未被公开。 |
| 技术特征M：进一步包括：第四脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第四触发信号，并且其中所述第四脉冲抑制电路被配置为响应于所述第四触发信号而将所述第二分频信号的脉冲抑制至少一个周期以调节所述第四分频信号的相位。《未公开》 | 无相关内容。 | 该特征依赖于技术特征J中未被公开的“第四分频器”以及未被公开的“脉冲抑制电路”。因此，该特定功能关系也未被公开。 |
| 技术特征N：进一步包括：第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号的缓冲版本《未公开》 | 无相关内容。 | 与技术特征I类似，对比文件未公开对第一分频信号进行进一步分频的第三分频器。因此，无论感测信号是第三分频信号本身还是其缓冲版本，该特征均未被公开。 |
| 技术特征O：以及第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号的缓冲版本。《未公开》 | 无相关内容。 | 与技术特征J类似，对比文件未公开对第二分频信号进行进一步分频的第四分频器。因此，该特征未被公开。 |
| 技术特征P：进一步包括：第三电路路径，具有被配置为对第三周期信号进行分频以生成第三分频信号的第三分频器，其中所述相位检测电路进一步耦合到所述第三电路路径并且进一步被配置为：比较基于所述第三分频信号的第三感测信号的相位与所述第一感测信号或所述第二感测信号的相位《未公开》 | 无相关内容。 | 对比文件明确公开了两个锁相环（即两个电路路径）的同步。说明书和附图均未提及或暗示存在第三个类似的、需要同步的电路路径或第三分频器。因此，该扩展至三个或更多路径的相位比较特征未被公开。 |
| 技术特征Q：以及如果所述第三感测信号与所述第一感测信号或所述第二感测信号分别异相，则生成第二触发信号《未公开》 | 无相关内容。 | 该特征依赖于技术特征P中未被公开的“第三电路路径”和第三感测信号。由于基础构件未被公开，该生成针对第三路径的触发信号的功能也未被公开。 |
| 技术特征R：以及第二脉冲抑制电路，耦合到所述相位检测电路，并且被配置为响应于所述第二触发信号而将所述第三周期信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。《未公开》 | 无相关内容。 | 该特征同时依赖于技术特征P（第三路径）和技术特征E/F（脉冲抑制电路），二者在对比文件中均未被公开。因此，该特征未被公开。 |
| 技术特征S：其中所述第一脉冲抑制电路包括：多个延迟触发器和与所述多个延迟触发器的输出对接的第一组合逻辑，用以基于所述第一周期信号和所述第一触发信号来生成门控脉冲《未公开》 | 无相关内容。 | 对比文件未公开“脉冲抑制电路”，因此更不可能公开其具体的内部电路构成，如延迟触发器、组合逻辑等。目标专利图7所示的详细脉冲吞没电路结构在对比文件中毫无对应。因此，该技术特征未被公开。 |
| 技术特征T：以及第二组合逻辑，与所述第一组合逻辑的输出和所述第一周期信号对接，并且被配置为基于所述门控脉冲来将所述第一周期信号的所述脉冲抑制所述至少一个周期。《未公开》 | 无相关内容。 | 该特征是关于脉冲抑制电路内部结构的进一步限定，与技术特征S同理，在对比文件中未被公开。 |
| 技术特征U：其中所述相位检测电路包括：异或逻辑，被配置为接收所述第一感测信号和所述第二感测信号《未公开》 | 无相关内容。 | 对比文件提到了“相位同步器58”用于同步分频器，但并未披露该同步器或任何相位检测电路的具体实现方式。说明书和附图中均未提及使用异或（XOR）逻辑进行相位比较。因此，该具体的相位检测电路构成未被公开。 |
| 技术特征V：一个或多个低通滤波器，耦合到所述异或逻辑《未公开》 | 无相关内容。 | 该特征是相位检测电路的具体构成部分。对比文件未公开包含异或逻辑的相位检测电路，因此与之耦合的低通滤波器也未被公开。 |
| 技术特征W：以及一个或多个比较器，耦合到所述一个或多个低通滤波器，并且被配置为生成所述相位检测电路的包括所述第一触发信号的一个或多个输出。《未公开》 | 无相关内容。 | 该特征是相位检测电路的具体构成部分。对比文件未公开包含低通滤波器的相位检测电路，因此后续的比较器及输出生成方式也未被公开。 |
| 技术特征X：其中所述相位检测电路被配置为如果所述装置被复位或电力循环则比较所述第一感测信号的相位和所述第二感测信号的相位。《隐含公开》 | [0032] 当电路装置10要被设置为相应的同步操作模式时，这种同步由上级控制器（未示出）触发...<br>[0032] Such a synchronization is triggered when the circuit arrangement 10 is to be set into the corresponding synchronized operating mode... | 对比文件说明同步操作是在电路被“设置为相应的同步操作模式”时触发的（[0032]）。虽然未明确限定仅在“复位或电力循环”时进行，但本领域技术人员可以理解，在系统启动、复位或模式切换（这可能伴随着逻辑状态的初始化）后，是执行此类同步操作的典型和合理时机。上级控制器的触发信号可以响应于复位或电力循环事件而生成。因此，该限定可以被认为隐含在对比文件所描述的同步触发机制中。 |
| 技术特征Y：其中：所述第一分频器包括被配置为生成所述第一分频信号的同相版本和正交版本的第一同相/正交分频器《未公开》 | 无相关内容。 | 对比文件中的分频器26和40是普通的“可控分频器”，其输出用于与参考频率比较以锁定相位。说明书中没有任何地方提及这些分频器能够生成同相（I）和正交（Q）两路输出信号。因此，该技术特征未被公开。 |
| 技术特征Z：以及所述第二分频器包括被配置为生成所述第二分频信号的同相版本和正交版本的第二同相/正交分频器。《未公开》 | 无相关内容。 | 与技术特征Y同理，对比文件未公开能够生成I/Q输出的分频器。因此，该技术特征未被公开。 |
<<<A>>><<<B>>><<<c>>><<<d>>><<<g>>><<<h>>><<<n>>><<<o>>><<<x>>>