对比文件的名称：发明专利_JP2002023885A Plural synchronizing devices and clock branching and frequency-dividing device
目标专利的名称：用于使用脉冲吞没技术使分频器同步的方法和装置
本次调用的模型名称：DeepSeek最新版模型
## 特征比对表格 ##
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：具有被配置为对第一周期信号进行分频以生成第一分频信号的第一分频器 <br> **《直接公开》** | [0029] 输入端子1から入力された図2に示す矩形波形を有する高周波の入力クロック信号ａは信号分岐回路2で例えば4本に分岐されて、それぞれ個別のスイッチ回路18a、18b、16c、18dの各常閉端子を介して、それぞれ同一構成の分周器3a、3b、3c、3dへ入力される。<br> [0031] 各分周器3a、3b、3c、3dで1／N（図2では1／2）にそれぞれ分周されたクロック信号ｂ1、ｂ2、ｂ3、ｂ4はそれぞれ演算処理部4a、4b、4c、4dの各クロック端子へ印加される。 | 对比文件公开了多个分频器（分周器3a, 3b, 3c, 3d），它们对从信号分岐回路2分支出的输入时钟信号（输入クロック信号ａ）进行分频，以生成分频后的时钟信号（クロック信号ｂ1, ｂ2等）。分周器3a即为“第一分频器”，其对第一周期信号（分支后的输入时钟信号）进行分频，生成第一分频信号（クロック信号ｂ1）。该特征被直接公开。 |
| **技术特征B**：具有被配置为对第二周期信号进行分频以生成第二分频信号的第二分频器 <br> **《直接公开》** | [0029] 输入端子1から入力された図2に示す矩形波形を有する高周波の入力クロック信号ａは信号分岐回路2で例えば4本に分岐されて、それぞれ個別のスイッチ回路18a、18b、16c、18dの各常閉端子を介して、それぞれ同一構成の分周器3a、3b、3c、3dへ入力される。<br> [0031] 各分周器3a、3b、3c、3dで1／N（図2では1／2）にそれぞれ分周されたクロック信号ｂ1、ｂ2、ｂ3、ｂ4はそれぞれ演算処理部4a、4b、4c、4dの各クロック端子へ印加される。 | 如特征A所述，对比文件公开了多个分频器。分周器3b即为“第二分频器”，其对从同一信号分岐回路分支出的第二周期信号（另一路输入时钟信号）进行分频，生成第二分频信号（クロック信号ｂ2）。该特征被直接公开。 |
| **技术特征C**：耦合到所述第一电路路径和所述第二电路路径，并且被配置为：比较基于所述第一分频信号的第一感测信号的相位和基于所述第二分频信号的第二感测信号的相位 <br> **《直接公开》** | [0032] そして、この実施形態装置においては、1番目の分周器3aから出力されたクロック信号ｂ1を基準クロック信号に設定している。この1番目の分周器3aから出力された基準クロック信号ｂ1と2番目の分周器3bから出力されたクロック信号ｂ2とが第1の位相制御部5aへ入力される。<br> [0034] 第1の位相制御部5aへ入力された基準クロック信号ｂ1と2番目の分周器3bから出力されたクロック信号ｂ2とはＥＸＯＲゲート（排他的論理和回路）6で排他的論理和演算が実施される。 | 对比文件公开了位相制御部（如5a），其耦合到第一和第二分频器（分周器3a和3b）的输出路径，接收第一分频信号（基准クロック信号ｂ1）和第二分频信号（クロック信号ｂ2）。位相制御部内部的EXORゲート6对这两个信号的相位进行比较。因此，对比文件直接公开了耦合到两个电路路径并比较两个分频信号相位的相位检测电路。 |
| **技术特征D**：以及如果所述第一感测信号和所述第二感测信号异相，则生成第一触发信号 <br> **《直接公开》** | [0036] 一方、基準クロック信号ｂ1とクロック信号ｂ2との位相が不一致の場合においては、ＥＸＯＲゲート6の出力信号ｅはハイ（Ｈ）レベル状態になるので、電圧保持回路7の出力信号ｅ1がしきい値電圧ＶTHを超え、比較器8の出力信号ｇは位相不一致を示すハイ（Ｈ）レベルに変化する。 | 对比文件明确指出，当基准时钟信号（第一分频信号）和时钟信号（第二分频信号）相位不一致（异相）时，比较器8的输出信号ｇ会变为高电平（ハイ（Ｈ）レベル）。这个高电平信号“位相不一致を示す”，其作用就是指示相位不一致的状态，相当于目标专利中在异相时生成的“第一触发信号”。该特征被直接公开。 |
| **技术特征E**：耦合到所述相位检测电路，并且被配置为响应于所述第一触发信号而将所述第一周期信号的脉冲抑制至少一个周期以调节所述第一分频信号的相位 <br> **《隐含公开》** | [0039] 第1の位相制御部5aのリセット信号発生回路10から出力されるリセット信号ｉ2は2番目の分周器3bのリセット端子へ印加される。2番目の分周器3bは、リセット信号ｉ2が印加されると、電源投入時と同様に、入力されているクロック信号ａに対する分周動作を再起動して、クロック信号ｂ2の再出力を開始する。したがって、再出力されるクロック信号ｂ2の位相がリセット信号ｉ2入力前の位相と異なり、基準クロック信号ｂ1の位相に一致する場合もある。 | 对比文件公开了响应于相位检测结果（比较器输出ｇ，即触发信号）而动作的リセット信号発生回路10，其生成复位信号（リセット信号ｉ2）并施加到分频器（如3b）的复位端子。分频器复位后，其分频动作重新启动，导致输出信号的相位可能发生改变（调节）。虽然对比文件使用“复位”而非“抑制输入脉冲”，但“复位分频器以重新启动分频动作”这一操作，在本领域技术人员看来，其效果等同于使分频器内部状态重置，在时间上相当于“跳过”或“吞没”了输入时钟信号的若干个周期，从而达到了调节输出信号相位的目的。这是一种实现相位调节的常规替代手段。因此，该技术特征被对比文件隐含公开。 |
| **技术特征F**：耦合到所述相位检测电路，其中所述相位检测电路被配置为：如果所述第一感测信号和所述第二感测信号异相则生成第二触发信号，并且其中所述第二脉冲抑制电路被配置为：响应于所述第二触发信号，而抑制所述第二周期信号的脉冲至少一个周期，以调节所述第二分频信号的相位。 <br> **《隐含公开》** | [0032] ...1番目の分周器3aから出力された基準クロック信号ｂ1と3番目の分周器3cら出力されたクロック信号ｂ3とが第2の位相制御部5bへ入力される。さらに、1番目の分周器3aから出力された基準クロック信号ｂ1と4番目の分周器3dら出力されたクロック信号ｂ3とが第3の位相制御部5cへ入力される。<br> [0033] そして、第1の位相制御部5aから出力されるリセット信号ｉ2が2番目の分周器3bのリセット端子へ印加され、第2の位相制御部5bから出力されるリセット信号ｉ3が3番目の分周器3cのリセット端子へ印加され、第3の位相制御部5cから出力されるリセット信号ｉ4が4番目の分周器3dのリセット端子へ印加される。 | 对比文件公开了多个位相制御部（5a, 5b, 5c）。每个位相制御部都包含相位检测和复位信号生成功能。以第2位相制御部5b为例，其配置为比较第一分频信号（基准ｂ1）与第三分频信号（ｂ3）的相位，如果异相（不一致），其内部的比较器会输出高电平（第二触发信号），进而触发其复位信号发生电路生成复位信号ｉ3（相当于第二脉冲抑制电路的抑制动作）施加到第三分频器3c，通过复位操作来调节其输出信号ｂ3的相位。这符合特征F的描述，即存在针对“第二分频器”（此处为第三分频器3c，但在对比文件的方案中，任何非基准分频器都可能成为被调节对象）的相位检测和调节机制。该特征被隐含公开。 |
| **技术特征G**：其中所述第一感测信号是所述第一分频信号，并且其中所述第二感测信号是所述第二分频信号。 <br> **《直接公开》** | [0032] そして、この実施形態装置においては、1番目の分周器3aから出力されたクロック信号ｂ1を基準クロック信号に設定している。この1番目の分周器3aから出力された基準クロック信号ｂ1と2番目の分周器3bから出力されたクロック信号ｂ2とが第1の位相制御部5aへ入力される。 | 对比文件明确记载，输入到位相制御部（相位检测电路）进行比较的信号，直接就是分频器输出的时钟信号（クロック信号ｂ1和ｂ2）。即第一感测信号就是第一分频信号（ｂ1），第二感测信号就是第二分频信号（ｂ2）。该特征被直接公开。 |
| **技术特征H**：其中所述第一感测信号是所述第一分频信号的缓冲版本，并且其中所述第二感测信号是所述第二分频信号的缓冲版本。 <br> **《未被公开》** | 对比文件未提及对分频器输出信号进行缓冲后再送入相位检测电路。图1和文字描述均显示分频器输出直接连接到位相制御部。 | 对比文件公开的实施例中，相位检测电路直接接收来自分频器的输出信号，没有提及或暗示存在缓冲级。因此，技术特征H（感测信号是分频信号的缓冲版本）没有被对比文件公开。 |
| **技术特征I**：进一步包括：第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号 <br> **《未被公开》** | 对比文件未提及对已经分频后的信号（如ｂ1）进行再次分频，并将再次分频后的信号用作相位比较的感测信号。 | 目标专利的特征I描述了对第一分频信号进行二次分频，并将二次分频后的信号作为感测信号。对比文件的方案中，用于相位比较的感测信号直接来自第一级分频器，没有这种二次分频的结构。因此，该特征未被公开。 |
| **技术特征J**：以及第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号。 <br> **《未被公开》** | 对比文件未提及对已经分频后的信号（如ｂ2）进行再次分频，并将再次分频后的信号用作相位比较的感测信号。 | 与特征I同理，对比文件没有公开对第二分频信号进行二次分频的结构。用于相位比较的第二感测信号直接来自第二分频器。因此，该特征未被公开。 |
| **技术特征K**：其中所述第二脉冲抑制电路被配置为响应于所述第二触发信号而将所述第一分频信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。 <br> **《未被公开》** | 对比文件未公开如特征I所述的第三分频器，因此也就不存在对“第一分频信号”进行脉冲抑制以调节“第三分频信号”相位的技术方案。 | 该特征依赖于特征I的二次分频结构。由于对比文件未公开二次分频结构，因此与该结构相关的特定脉冲抑制配置（抑制第一分频信号以调节第三分频信号）也未被公开。 |
| **技术特征L**：进一步包括：第三脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第三触发信号，并且其中所述第三脉冲抑制电路被配置为响应于所述第三触发信号而将所述第二周期信号的脉冲抑制至少一个周期以调节所述第二分频信号的相位。 <br> **《未被公开》** | 对比文件公开了通过复位分频器来调节相位，但未公开针对同一个分频器（如第二分频器）存在多个独立的、响应于同一相位比较结果的不同触发信号（如第二触发信号和第三触发信号）的脉冲抑制电路。在对比文件中，对于一个给定的相位比较路径（如5a），只有一个复位信号生成电路作用于对应的分频器。 | 特征L描述了针对第二分频器，除了特征F中的调节方式外，还存在另一个（第三）脉冲抑制电路，响应于另一个（第三）触发信号，同样对第二周期信号进行抑制以调节第二分频信号。这是一种更复杂的多重控制结构。对比文件的方案相对简单，一个相位检测路径对应一个复位动作，未公开这种多重独立控制同一调节对象的结构。因此，该特征未被公开。 |
| **技术特征M**：进一步包括：第四脉冲抑制电路，耦合到所述相位检测电路，其中所述相位检测电路被配置为如果所述第一感测信号和所述第二感测信号异相则生成第四触发信号，并且其中所述第四脉冲抑制电路被配置为响应于所述第四触发信号而将所述第二分频信号的脉冲抑制至少一个周期以调节所述第四分频信号的相位。 <br> **《未被公开》** | 对比文件未公开如特征J所述的第四分频器，因此也就不存在对“第二分频信号”进行脉冲抑制以调节“第四分频信号”相位的技术方案。 | 该特征依赖于特征J的二次分频结构。由于对比文件未公开二次分频结构，因此与该结构相关的特定脉冲抑制配置（抑制第二分频信号以调节第四分频信号）也未被公开。 |
| **技术特征N**：进一步包括：第三分频器，被配置为对所述第一分频信号进行分频以生成第三分频信号，其中所述第一感测信号是所述第三分频信号的缓冲版本 <br> **《未被公开》** | 对比文件未提及对已经分频后的信号进行再次分频。 | 与特征I类似，对比文件未公开二次分频结构。同时，也未提及感测信号是缓冲版本。因此，该特征未被公开。 |
| **技术特征O**：以及第四分频器，被配置为对所述第二分频信号进行分频以生成第四分频信号，其中所述第二感测信号是所述第四分频信号的缓冲版本。 <br> **《未被公开》** | 对比文件未提及对已经分频后的信号进行再次分频。 | 与特征J类似，对比文件未公开二次分频结构。同时，也未提及感测信号是缓冲版本。因此，该特征未被公开。 |
| **技术特征P**：进一步包括：第三电路路径，具有被配置为对第三周期信号进行分频以生成第三分频信号的第三分频器，其中所述相位检测电路进一步耦合到所述第三电路路径并且进一步被配置为：比较基于所述第三分频信号的第三感测信号的相位与所述第一感测信号或所述第二感测信号的相位 <br> **《直接公开》** | [0032] ...1番目の分周器3aから出力された基準クロック信号ｂ1と3番目の分周器3cら出力されたクロック信号ｂ3とが第2の位相制御部5bへ入力される。さらに、1番目の分周器3aから出力された基準クロック信号ｂ1と4番目の分周器3dら出力されたクロック信号ｂ3とが第3の位相制御部5cへ入力される。 | 对比文件明确公开了多个（三个以上）电路路径，每个路径都有分频器（如3a, 3b, 3c, 3d）。并且，相位检测电路（以多个位相制御部的形式存在）耦合到这些路径。例如，第2位相制御部5b就耦合到第一电路路径（分频器3a）和第三电路路径（分频器3c），并比较它们输出的分频信号（第一感测信号b1和第三感测信号b3）的相位。该特征被直接公开。 |
| **技术特征Q**：以及如果所述第三感测信号与所述第一感测信号或所述第二感测信号分别异相，则生成第二触发信号 <br> **《直接公开》** | [0036] 一方、基準クロック信号ｂ1とクロック信号ｂ2との位相が不一致の場合においては、ＥＸＯＲゲート6の出力信号ｅはハイ（Ｈ）レベル状態になるので、電圧保持回路7の出力信号ｅ1がしきい値電圧ＶTHを超え、比較器8の出力信号ｇは位相不一致を示すハイ（Ｈ）レベルに変化する。 | 该段描述了相位检测电路在检测到相位不一致时，其输出（比较器8的ｇ）会变为高电平，即生成触发信号。这一原理同样适用于第2位相制御部5b。当第三感测信号（b3）与第一感测信号（b1）异相时，第2位相制御部5b内部的比较器也会输出高电平，即生成（第二）触发信号。该特征被直接公开。 |
| **技术特征R**：以及第二脉冲抑制电路，耦合到所述相位检测电路，并且被配置为响应于所述第二触发信号而将所述第三周期信号的脉冲抑制至少一个周期以调节所述第三分频信号的相位。 <br> **《隐含公开》** | [0033] ...第2の位相制御部5bから出力されるリセット信号ｉ3が3番目の分周器3cのリセット端子へ印加される。<br> [0039] 2番目の分周器3bは、リセット信号ｉ2が印加されると、電源投入時と同様に、入力されているクロック信号ａに対する分周動作を再起動して、クロック信号ｂ2の再出力を開始する。したがって、再出力されるクロック信号ｂ2の位相がリセット信号ｉ2入力前の位相と異なり... | 如特征E的论述，对比文件中复位信号发生电路（リセット信号発生回路）响应于触发信号（比较器输出ｇ）生成复位信号，施加到分频器（如3c）使其复位重启，从而达到调节其输出信号相位的目的。对于第三分频器3c，第2位相制御部5b中的复位信号发生电路就是耦合到相位检测电路、响应于（第二）触发信号而动作的“第二脉冲抑制电路”，其通过复位操作（等效于抑制输入脉冲）来调节第三分频信号（b3）的相位。该特征被隐含公开。 |
| **技术特征S**：其中所述第一脉冲抑制电路包括：多个延迟触发器和与所述多个延迟触发器的输出对接的第一组合逻辑，用以基于所述第一周期信号和所述第一触发信号来生成门控脉冲 <br> **《未被公开》** | 对比文件公开的复位信号发生电路（10）的具体内部结构未详细描述。在[0038]仅提到“リセット信号発生回路10はアンドゲート9の出力信号ｈにおけるロー（Ｌ）レベルからハイ（Ｈ）レベルへの立上りに同期して、図2に示すパルス状のリセット信号ｉ2を出力する。” 未提及其中包含如目标专利图7所示的多个D触发器及特定组合逻辑来生成门控脉冲的结构。 | 目标专利的特征S限定了脉冲抑制电路的一种具体实现方式，包括多个延迟触发器和特定组合逻辑。对比文件虽然公开了生成复位信号的电路，但未披露其内部采用目标专利所述的特定电路结构。本领域技术人员无法从对比文件中毫无疑义地得出或必然推理出该具体电路组成。因此，该特征未被公开。 |
| **技术特征T**：以及第二组合逻辑，与所述第一组合逻辑的输出和所述第一周期信号对接，并且被配置为基于所述门控脉冲来将所述第一周期信号的所述脉冲抑制所述至少一个周期。 <br> **《未被公开》** | 同上，对比文件未公开如特征S所述的特定电路结构，因此也不存在与之对应的“第二组合逻辑”以及基于“门控脉冲”抑制时钟脉冲的具体操作。对比文件通过复位分频器来调节相位，并非通过门控输入时钟的路径。 | 该特征依赖于特征S的具体电路实现。由于对比文件未公开该具体电路结构，因此该特征也未被公开。 |
| **技术特征U**：其中所述相位检测电路包括：异或逻辑，被配置为接收所述第一感测信号和所述第二感测信号 <br> **《直接公开》** | [0034] 第1の位相制御部5aへ入力された基準クロック信号ｂ1と2番目の分周器3bから出力されたクロック信号ｂ2とはＥＸＯＲゲート（排他的論理和回路）6で排他的論理和演算が実施される。 | 对比文件明确记载相位检测电路（位相制御部）包含EXORゲート（异或逻辑），其接收第一感测信号（基准ｂ1）和第二感测信号（ｂ2）。该特征被直接公开。 |
| **技术特征V**：一个或多个低通滤波器，耦合到所述异或逻辑 <br> **《直接公开》** | [0034] このＥＸＯＲゲート6の出力信号ｅは高抵抗7aとコンデンサ7bとで構成された電圧保持回路7で電圧保持された後、新たな出力信号ｅ1として次の比較器8の（＋）側入力端子に入力される。 | 对比文件中的“電圧保持回路7”由电阻和电容构成，其功能是将EXOR门输出的脉冲信号进行积分/平均，将相位差信息转换为直流电压。这实质上起到了低通滤波器的作用。该电路耦合在EXOR门（异或逻辑）之后。因此，该特征被直接公开。 |
| **技术特征W**：以及一个或多个比较器，耦合到所述一个或多个低通滤波器，并且被配置为生成所述相位检测电路的包括所述第一触发信号的一个或多个输出。 <br> **《直接公开》** | [0034] ...新たな出力信号ｅ1として次の比較器8の（＋）側入力端子に入力される。この比較器8の（−）側入力端子にはしきい値電圧ＶTHが印加されている。したがって、電圧保持回路7で電圧保持された出力信号ｅ1がしきい値電圧ＶTHを超えると、このの比較器8の出力信号ｇはハイ（Ｈ）レベルとなる。 | 对比文件明确记载了比较器8，其输入端耦合到电压保持回路（低通滤波器）的输出（ｅ1）。比较器8的输出信号ｇ在相位不一致时会变为高电平，这个高电平信号即相当于目标专利中的“第一触发信号”。因此，该特征被直接公开。 |
| **技术特征X**：其中所述相位检测电路被配置为如果所述装置被复位或电力循环则比较所述第一感测信号的相位和所述第二感测信号的相位。 <br> **《直接公开》** | [0045] 入力クロック信号ａは継続して入力されている。時刻ｔ1にて各分周器3a、3b、3c、3dの電源が投入される。その結果、図示するように、各分周器3a、3b、3c、3dは一斉に起動するが、2番目の分周器3bから出力されるクロック信号ｂ2の位相が1番目の分周器3aから出力される基準クロック信号ｂ1の位相に対して反転したとする。<br> [0046] すると、クロック信号ｂ2と基準クロック信号ｂ1とが不一致となり、ＥＸＯＲゲート6の出力信号ｅはハイ（Ｈ）レベル状態となる。 | 对比文件的时序图（图2）和文字说明清晰地描述了在电源投入（电力循环）的时刻t1之后，分频器启动，随后相位检测电路（EXOR门等）开始工作，检测到分频信号之间的相位不一致。这表明相位检测电路在电力循环后进行比较操作。虽然对比文件没有明确使用“复位”一词来描述整个装置的复位，但电力循环（电源投入）是导致分频器需要同步的典型场景，且对比文件的技术方案正是为了解决电力循环后分频器相位不一致的问题。因此，该特征被直接公开。 |
| **技术特征Y**：其中：所述第一分频器包括被配置为生成所述第一分频信号的同相版本和正交版本的第一同相/正交分频器 <br> **《未被公开》** | 对比文件全文未提及分频器生成同相（I）和正交（Q）版本的信号。其分频器输出的是单一的时钟信号（如ｂ1, ｂ2）。 | 目标专利的特征Y限定了分频器是I/Q分频器，能输出同相和正交两路信号。对比文件的分频器是常规分频器，只输出一路分频信号。该特征未被公开。 |
| **技术特征Z**：以及所述第二分频器包括被配置为生成所述第二分频信号的同相版本和正交版本的第二同相/正交分频器。 <br> **《未被公开》** | 对比文件全文未提及分频器生成同相（I）和正交（Q）版本的信号。其分频器输出的是单一的时钟信号（如ｂ1, ｂ2）。 | 与特征Y同理，对比文件未公开分频器具有I/Q输出。该特征未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<G>>><<<P>>><<<Q>>><<<U>>><<<V>>><<<W>>><<<X>>>
<<<e>>><<<f>>><<<r>>>