对比文件名称：2009-12-08_发明授权_US07629835B2 Bias circuit
目标专利名称：145无削减信号包络地提升放大器增益CN107852138B
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：包括：差分级，包括第一晶体管，所述第一晶体管具有电连接到第一差分输入的控制端子和电连接到第一差分输出的输出端子，《直接公开》** | [0020] “A gate terminal of the first source-grounded transistor 22 is connected to the non-inverting input terminal IN. A drain terminal of the first source-grounded transistor 22 is connected to a source terminal of the first gate-grounded transistor 24. ... A drain terminal of the first gate-grounded transistor 24 is connected to one end of the first load resistor 26 and a non-inverting output terminal OUT of the amplifier circuit.” | 对比文件公开的放大器电路200（参见图1及[0020]段）包含差分级，其中第一源极接地晶体管22的栅极（控制端子）连接到同相输入端子IN（第一差分输入）。其漏极（输出端子）连接到第一栅极接地晶体管24的源极，而第一栅极接地晶体管24的漏极连接到非反相输出端子OUT（第一差分输出）。虽然晶体管22的漏极未直接连接到输出端子OUT，而是通过晶体管24连接，但根据放大器电路的常规理解，晶体管22是放大级的主要晶体管，其漏极是放大信号的输出节点，并通过栅极接地晶体管24（作为共栅极配置或级联结构的一部分）连接到最终的输出端子OUT。本领域技术人员能够毫无疑义地确定，晶体管22构成了差分放大级的一部分，其控制端子和输出端子分别连接至差分输入和差分输出。因此，技术特征A被对比文件直接公开。 |
| **技术特征B：所述差分级进一步包括第二晶体管，所述第二晶体管具有电连接到第二差分输入的控制端子和电连接到第二差分输出的输出端子《直接公开》** | [0020] “A gate terminal of the second source-grounded transistor 23 is connected to the inverting input terminal INX. A drain terminal of the second source-grounded transistor 23 is connected to a source terminal of the second gate-grounded transistor 25. ... A drain terminal of the second gate-grounded transistor 25 is connected to one end of the second load resistor 27 and an inverting output terminal OUTX of the amplifier circuit 200.” | 对比文件公开的放大器电路200（参见图1及[0020]段）的差分级进一步包括第二源极接地晶体管23。其栅极（控制端子）连接到反相输入端子INX（第二差分输入）。其漏极（输出端子）连接到第二栅极接地晶体管25的源极，而第二栅极接地晶体管25的漏极连接到反相输出端子OUTX（第二差分输出）。与特征A同理，晶体管23的漏极是放大信号的输出节点，并通过晶体管25连接到最终的输出端子OUTX。本领域技术人员能够毫无疑义地确定，晶体管23构成了差分放大级的另一部分，其控制端子和输出端子分别连接至另一差分输入和差分输出。因此，技术特征B被对比文件直接公开。 |
| **技术特征C：第一偏置晶体管，具有电连接到所述第一晶体管的所述控制端子的输出端子《隐含公开》** | [0015] “The eighth transistor 8 serves as a first bias-providing transistor and provides the gate-grounded transistors of the amplifier circuit 200 with a gate bias.” <br> [0020] “A gate terminal of the first gate-grounded transistor 24 is connected to the gate terminal of the eighth transistor 8 of the bias circuit 100.” <br> [0022] “A gate terminal of the current source transistor 21 is connected to the gate terminal of the first transistor 1 of the bias circuit 100.” | 对比文件公开了第八晶体管8作为第一偏置提供晶体管（first bias-providing transistor），其功能是为放大器电路200中的栅极接地晶体管（24, 25）提供栅极偏置（[0015]段）。第一栅极接地晶体管24的栅极连接到第八晶体管8的栅极（[0020]段）。同时，电流源晶体管21的栅极连接到偏置电路100中第一晶体管1的栅极（[0022]段）。虽然第八晶体管8的输出端子（漏极）并未“直接”连接到第一晶体管（即第一源极接地晶体管22）的栅极（控制端子），但从电路整体连接关系和功能来看，第八晶体管8通过其漏极输出（连接到其自身的栅极和晶体管24、25的栅极），与晶体管7、3等共同作用，最终为第一源极接地晶体管22的栅极提供偏置电压（参考图1，晶体管22的栅极偏置由晶体管3、7等构成的路径提供）。本领域技术人员阅读说明书及附图后，能够理解第八晶体管8是提供偏置电压的关键元件，其输出（漏极电压）通过电路连接关系决定了施加到第一源极接地晶体管22栅极的偏置。因此，可以合理推断出存在一个“第一偏置晶体管”，其输出端子（直接或间接地）电连接到第一晶体管的控制端子以提供偏置。技术特征C被对比文件隐含公开。 |
| **技术特征D：第二偏置晶体管，具有电连接到所述第二晶体管的所述控制端子的输出端子《隐含公开》** | [0015] “The third transistor 3 serves as a second bias-providing transistor and provides the source-grounded transistors of the amplifier circuit 200 with a gate bias.” <br> [0019] “The gate terminal of the third transistor 3 is connected to a drain terminal of the third transistor 3 and a gate terminal of a seventh transistor 7.” <br> [0020] “A gate terminal of the first source-grounded transistor 22 is connected to the non-inverting input terminal IN through a third resistor 11 and to an inverting input terminal INX through a fourth resistor 12.” | 对比文件明确公开了第三晶体管3作为第二偏置提供晶体管（second bias-providing transistor），其功能是为放大器电路200中的源极接地晶体管（22, 23）提供栅极偏置（[0015]段）。第三晶体管3的栅极连接到其自身的漏极以及第七晶体管7的栅极（[0019]段）。第七晶体管7的栅极又通过电阻11和12连接到差分输入IN和INX，同时也连接到源极接地晶体管22和23的栅极（[0020]段）。因此，第三晶体管3的输出（其漏极电压）通过第七晶体管7等元件，最终施加到第一和第二源极接地晶体管22、23的栅极，为其提供偏置。虽然连接路径中包含第七晶体管7和电阻，但本领域技术人员能够理解，第三晶体管3是生成该偏置电压的核心元件。因此，可以合理推断出存在一个“第二偏置晶体管”（即第三晶体管3），其输出端子（漏极）通过电路连接关系，电连接到第二晶体管（即第二源极接地晶体管23）的控制端子（栅极）以提供偏置。技术特征D被对比文件隐含公开。 |
| **技术特征E：第一反馈网络，电连接在所述第一偏置晶体管的控制端子与所述第一偏置晶体管的所述输出端子之间《未公开》** | 无对应内容。 | 对比文件全文未公开任何连接在偏置晶体管（如第八晶体管8或第三晶体管3）的栅极（控制端子）与漏极（输出端子）之间的“反馈网络”。偏置电路100通过电流源13和14、电阻9和10以及晶体管1-8的电流镜结构来设置偏置点，并未采用任何从偏置晶体管输出端反馈到其控制端子的网络结构。因此，技术特征E未被对比文件公开。 |
| **技术特征F：以及第二反馈网络，电连接在所述第二偏置晶体管的控制端子与所述第二偏置晶体管的所述输出端子之间，《未公开》** | 无对应内容。 | 同理，对比文件未公开任何连接在第二偏置晶体管（第三晶体管3）的栅极与漏极之间的反馈网络。技术特征F未被对比文件公开。 |
| **技术特征G：其中所述第一反馈网络和所述第二反馈网络每个包括电容性反馈电路。《未公开》** | 无对应内容。 | 由于对比文件未公开任何反馈网络（特征E、F），因此更不可能公开该反馈网络是“电容性反馈电路”。技术特征G未被对比文件公开。 |
| **技术特征H：其中所述第一反馈网络和所述第二反馈网络改变所述第一偏置晶体管和所述第二偏置晶体管的相应跨导。《未公开》** | 无对应内容。 | 对比文件未公开通过反馈网络来改变偏置晶体管跨导的技术手段。其补偿跨导（gm）是通过gm补偿电流源13调节流经源极接地晶体管（22，23）的电流来实现的（见[0015], [0035]段），而非通过连接在偏置晶体管自身的反馈网络。技术特征H未被对比文件公开。 |
| **技术特征I：其中所述第一反馈网络和所述第二反馈网络减小所述第一偏置晶体管和所述第二偏置晶体管的所述相应跨导。《未公开》** | 无对应内容。 | 同上，对比文件未公开通过反馈网络减小偏置晶体管跨导的技术方案。技术特征I未被对比文件公开。 |
| **技术特征J：其中所述第一晶体管和所述第二晶体管是N型晶体管器件，其中所述第一晶体管和所述第二晶体管的所述输出端子是所述第一晶体管和所述第二晶体管的漏极端子。《直接公开》** | [0019] “Each transistor of the bias circuit 100 is, for example, an n-channel transistor.” <br> [0020] “Each transistor of the amplifier circuit 200 is, for example, an n-channel transistor.” <br> [0020] “A drain terminal of the first source-grounded transistor 22 is connected to a source terminal of the first gate-grounded transistor 24.” (关于第一晶体管) <br> [0020] “A drain terminal of the second source-grounded transistor 23 is connected to a source terminal of the second gate-grounded transistor 25.” (关于第二晶体管) | 对比文件明确记载了偏置电路100和放大器电路200中的每个晶体管例如是n沟道晶体管（[0019], [0020]段），即N型晶体管器件。并且明确公开了第一源极接地晶体管22和第二源极接地晶体管23的输出端子是它们的漏极端子（drain terminal）（[0020]段）。本领域技术人员能够毫无疑义地确定，作为差分对管的第一晶体管（22）和第二晶体管（23）是N型晶体管，且其输出端子为漏极。因此，技术特征J被对比文件直接公开。 |
| **技术特征K：其中所述第一反馈网络和所述第二反馈网络的所述电容性反馈电路每个包括可变电容器。《未公开》** | 无对应内容。 | 由于对比文件未公开任何电容性反馈电路（特征G），因此更不可能公开该电容性反馈电路中包含“可变电容器”。技术特征K未被对比文件公开。 |
| **技术特征L：其中所述第一反馈网络包括所述第一偏置晶体管的寄生电容，其中所述第二反馈网络包括所述第二偏置晶体管的寄生电容。《未公开》** | 无对应内容。 | 对比文件未提及将偏置晶体管的寄生电容作为反馈网络的一部分。技术特征L未被对比文件公开。 |
| **技术特征M：其中所述第一反馈网络包括电连接在所述第一偏置晶体管的所述控制端子与输出端子之间的电容器，其中所述第一晶体管的跨导以因子被增大，其中C是所述电容器的电容并且C par是所述第一晶体管的寄生电容。《未公开》** | 无对应内容。 | 对比文件未公开在偏置晶体管栅极和漏极之间连接电容器以构成反馈网络，也未公开通过该电容器增大晶体管跨导的因子公式。技术特征M未被对比文件公开。 |
| **技术特征N：其中所述电路进一步包括：电连接到所述第一差分输入和所述第二差分输入的混频器电路、以及电连接到所述第一差分输出和所述第二差分输出的功率放大器。《未公开》** | 无对应内容。 | 对比文件仅公开了放大器电路200本身及其偏置电路100，未提及任何混频器电路或功率放大器与之连接。技术特征N未被对比文件公开。 |
| **技术特征O：进一步包括：被配置为设置所述第一晶体管的DC操作点的第一电流源和被配置为设置所述第二晶体管的DC操作点的第二电流源。《隐含公开》** | [0020] “A gate terminal of the current source transistor 21 is connected to the gate terminal of the first transistor 1 of the bias circuit 100. A source terminal of the current source transistor 21 is grounded. A drain terminal of the current source transistor 21 is connected to a source terminal of the first source-grounded transistor 22 and to a source terminal of the second source-grounded transistor 23.” <br> [0034] “Due to the current mirror configuration, electric current running through the current source transistor 21 and the second transistor 2 is controlled by electric current running through the first transistor 1, namely electric current running through the gm compensation current source 13. As a result, current running through the first source-grounded transistor 22 and the second source-grounded transistor 23 is controlled by the gm compensation current source 13.” | 对比文件公开了电流源晶体管21（current source transistor），其栅极连接到偏置电路100中晶体管1的栅极，其源极接地，漏极连接到第一和第二源极接地晶体管22、23的源极（[0020]段）。结合[0034]段的描述，流经电流源晶体管21的电流由gm补偿电流源13通过电流镜结构控制，并进而为第一和第二源极接地晶体管22、23提供工作电流，这实质上是设置了这些晶体管的DC操作点（静态工作点）。虽然图中未使用理想电流源符号，但本领域技术人员能够理解，电流源晶体管21在电路中起到为差分对管22和23提供尾电流的作用，该尾电流的大小决定了差分对管的DC操作点。对于差分对管22和23，它们共享同一个尾电流源（电流源晶体管21），该电流源同时为两者设置DC操作点。因此，可以合理推断出存在被配置为设置第一晶体管（22）和第二晶体管（23）的DC操作点的电流源。技术特征O被对比文件隐含公开。 |
<<<A>>><<<B>>><<<J>>><<<c>>><<<d>>><<<o>>>