返回项目页面
对比文件列表
1985-12-24_发明授权_US4560921A Comparator circuit with built in reference_+++A_B_C_D_O+++.docx
2026-02-23 17:35
1987-05-30_发明专利_JPS62118621A Differential amplifier circuit_+++A_B_C_D_E_F_G_h_i_j+++.docx
2026-02-23 17:35
2001-07-12_发明公开_KR1020010067342A 저전압 광대역 연산 증폭기_+++A_B_J_o+++.docx
2026-02-23 17:35
2001-08-24_发明专利_JP2001230637A Low-voltage type wide band operational amplifier_+++A_B_J_O_c_d+++.docx
2026-02-23 17:35
2003-01-02_发明申请_US20030001674A1 Low-voltage, broadband operational amplifier_+++A_B_J+++.docx
2026-02-23 17:35
2003-07-25_发明专利_JP2003209446A Semiconductor integrated circuit incorporating bias circuit for emitter grounded differential amplifier_+++A_B_C_D_O+++.docx
2026-02-23 17:35
2005-11-16_发明公开_CN1697314A 抽样信号放大器_+++A_B_J_c_d_o+++.docx
2026-02-23 17:35
2009-12-08_发明授权_US07629835B2 Bias circuit_+++A_B_J_c_d_o+++.docx
2026-02-23 17:35
2010-04-13_发明授权_US07696822B2 Amplifying circuit and associated linearity improving method_+++A_B_C_D_F_J_e+++.docx
2026-02-23 17:35
2011-05-03_发明授权_US07936217B2 High-linearity complementary amplifier_+++A_B_C_D_E_F_J_h_i_l_n_o+++.docx
2026-02-23 17:35
2012-09-06_发明专利_JP2012169950A Low noise amplifier_+++A_B_J_o+++.docx
2026-02-23 17:35
2012-09-11_发明授权_US08264282B1 Amplifier_+++A_B_J+++.docx
2026-02-23 17:35
2013-03-05_发明授权_US08390378B2 Method and apparatus for broadband input matching with noise and non-linearity cancellation in power amplifiers_+++A_B_C_D_E_F_J_O+++.docx
2026-02-23 17:35
2013-05-08_发明公开_CN103095234A 一种全差分运算跨导放大器_+++A_B_J_O+++.docx
2026-02-23 17:35
2014-06-04_发明公开_CN103843248A 射频集成电路_+++A_B_J_n+++.docx
2026-02-23 17:35
2015-11-25_发明授权_CN103095234B 一种全差分运算跨导放大器_+++A_B_J_O+++.docx
2026-02-23 17:35
1985-12-24_发明授权_US4560921A Comparator circuit with built in reference_+++A_B_C_D_O+++.docx

对比文件名称:1985-12-24_发明授权_US4560921A Comparator circuit with built in reference

目标专利名称:CN107852138B 无削减信号包络地提升放大器增益

本次调用的模型名称:DeepSeek-R1

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**A**:包括:差分级,包括第一晶体管,所述第一晶体管具有电连接到第一差分输入的控制端子和电连接到第一差分输出的输出端子,《直接公开》参见说明书第[0028]段:“Comparator 12 is composed of differentially coupled transistors 25 and 26 with their tail current determined by current sink 27.” 以及图2。比较器12由差分耦合的晶体管25和26组成。晶体管25的基极(控制端子)连接到输入端14,集电极(输出端子)连接到负载晶体管28(其构成输出电路的一部分,最终连接到输出端13)。对比文件公开了一个差分级(比较器12),其包含第一晶体管(晶体管25)。晶体管25的基极(控制端子)电连接到第一差分输入端14(即第一差分输入),其集电极(输出端子)电连接到由晶体管28、29等构成的负载电路,该负载电路最终连接到比较器的输出端13,相当于第一差分输出。因此,本领域技术人员能够毫无疑义地确定对比文件直接公开了技术特征A。
**B**:所述差分级进一步包括第二晶体管,所述第二晶体管具有电连接到第二差分输入的控制端子和电连接到第二差分输出的输出端子《直接公开》参见说明书第[0028]段:“Comparator 12 is composed of differentially coupled transistors 25 and 26 with their tail current determined by current sink 27.” 以及图2。晶体管26的基极(控制端子)连接到输入端15,集电极(输出端子)连接到负载晶体管29(其构成输出电路的一部分,最终连接到输出端13)。对比文件公开的差分级(比较器12)明确包括第二晶体管(晶体管26)。晶体管26的基极(控制端子)电连接到第二差分输入端15(即第二差分输入),其集电极(输出端子)电连接到负载晶体管29,同样构成输出电路的一部分,相当于第二差分输出。因此,本领域技术人员能够毫无疑义地确定对比文件直接公开了技术特征B。
**C**:第一偏置晶体管,具有电连接到所述第一晶体管的所述控制端子的输出端子《直接公开》参见说明书第[0027]段:“Matched NPN transistors 18 and 19 respectively act as controlled current sources coupled between +VCC and terminals 14 and 15.” 以及图1、图2。晶体管18作为受控电流源,其集电极(输出端子)连接到端子14,而端子14连接到第一晶体管25的基极(控制端子)。对比文件公开了晶体管18,其作为受控电流源,其集电极(输出端子)直接电连接到端子14,而端子14又连接到第一晶体管25的基极(控制端子)。因此,晶体管18的输出端子电连接到第一晶体管的控制端子。本领域技术人员能够毫无疑义地确定,该晶体管18起到了为目标专利的第一晶体管25提供偏置电流的作用,即相当于第一偏置晶体管。因此,技术特征C被直接公开。
**D**:第二偏置晶体管,具有电连接到所述第二晶体管的所述控制端子的输出端子《直接公开》参见说明书第[0027]段:“Matched NPN transistors 18 and 19 respectively act as controlled current sources coupled between +VCC and terminals 14 and 15.” 以及图1、图2。晶体管19作为受控电流源,其集电极(输出端子)连接到端子15,而端子15连接到第二晶体管26的基极(控制端子)。同理,对比文件公开了晶体管19,其作为受控电流源,其集电极(输出端子)直接电连接到端子15,而端子15又连接到第二晶体管26的基极(控制端子)。因此,晶体管19的输出端子电连接到第二晶体管的控制端子。晶体管19起到了为目标专利的第二晶体管26提供偏置电流的作用,即相当于第二偏置晶体管。因此,技术特征D被直接公开。
**E**:第一反馈网络,电连接在所述第一偏置晶体管的控制端子与所述第一偏置晶体管的所述输出端子之间《未公开》对比文件全文及附图均未公开任何连接在晶体管18的基极(控制端子)与集电极(输出端子)之间的反馈网络。晶体管18的基极由控制运放22的输出节点38驱动,其集电极连接到输入端14。在晶体管18自身的控制端子和输出端子之间不存在直接的反馈连接。对比文件的核心是使用一个控制运放22来调节晶体管18和19的偏置电流,以使输入端14和15的共模电压等于参考电压VREF。这是一个全局的、外部的控制环路,用于设定差分对25、26的静态工作点。该环路并非连接在单个偏置晶体管自身的控制端子和输出端子之间,以改变其跨导的“反馈网络”。因此,对比文件既未直接公开,也未隐含公开技术特征E。本领域技术人员无法从对比文件的内容中合理推断出在偏置晶体管自身内部存在这样的反馈网络。
**F**:以及 第二反馈网络,电连接在所述第二偏置晶体管的控制端子与所述第二偏置晶体管的所述输出端子之间,《未公开》对比文件全文及附图均未公开任何连接在晶体管19的基极(控制端子)与集电极(输出端子)之间的反馈网络。情况与特征E完全相同。同理,对比文件未公开任何连接在第二偏置晶体管(晶体管19)自身的控制端子和输出端子之间的反馈网络。控制运放22的输出同时驱动两个偏置晶体管的基极,构成一个共用的控制环路,而非两个独立的、连接在各自晶体管内部的反馈网络。因此,技术特征F既未被直接公开,也未被隐含公开。
**G**:其中所述第一反馈网络和所述第二反馈网络每个包括电容性反馈电路。《未公开》对比文件全文及附图均未公开任何电容性反馈电路,更未公开连接在偏置晶体管控制端子和输出端子之间的电容性反馈电路。由于技术特征E和F所定义的“反馈网络”本身在对比文件中不存在,因此作为其具体构成部分的“电容性反馈电路”自然也未被公开。对比文件中仅包含电阻(20,21,39等)和晶体管等元件,没有使用电容器在偏置晶体管内部构成反馈。因此,技术特征G未被公开。
**H**:其中所述第一反馈网络和所述第二反馈网络改变所述第一偏置晶体管和所述第二偏置晶体管的相应跨导。《未公开》对比文件未公开如特征E、F所定义的反馈网络。技术特征H是反馈网络所实现的功能或效果。由于实现该功能的结构(反馈网络)本身在对比文件中不存在,因此该功能自然也未被公开。对比文件中控制运放22改变的是偏置晶体管18、19的基极电流/电压,从而改变其集电极电流(即偏置电流),以调整共模电压。这并非通过连接在晶体管自身的控制端和输出端之间的反馈网络来“改变跨导”。因此,技术特征H未被公开。
**I**:其中所述第一反馈网络和所述第二反馈网络减小所述第一偏置晶体管和所述第二偏置晶体管的所述相应跨导。《未公开》对比文件未公开如特征E、F所定义的反馈网络。同理,技术特征I是反馈网络实现的更具体的功能(减小跨导)。由于结构不存在,该功能也未被公开。对比文件未教导或暗示通过本地反馈来减小偏置晶体管的跨导。因此,技术特征I未被公开。
**J**:其中所述第一晶体管和所述第二晶体管是N型晶体管器件,其中所述第一晶体管和所述第二晶体管的所述输出端子是所述第一晶体管和所述第二晶体管的漏极端子。《未公开》参见说明书第[0028]段及图2。第一晶体管25和第二晶体管26是NPN双极型晶体管(BJT),其输出端子是集电极。对比文件确实公开了差分对晶体管(25,26)是N型器件(NPN晶体管)。然而,目标专利权利要求J明确限定输出端子是“漏极端子”,这特指场效应晶体管(FET)。对比文件中使用的是双极型晶体管(BJT),其输出端子是集电极。虽然集电极和漏极在功能上有相似之处(都是输出电流的主要端子),但它们是不同类型器件的不同端子名称。本领域技术人员不能将BJT的“集电极”毫无疑义地等同于FET的“漏极”。因此,技术特征J中关于“漏极端子”的限定未被直接公开。虽然对比文件公开了使用MOS或CMOS的可能性(参见最后一段),但这只是一种宽泛的替代方案陈述,并未具体公开一个采用MOSFET且输出端子为漏极的差分放大器电路。因此,技术特征J也未被隐含公开。
**K**:其中所述第一反馈网络和所述第二反馈网络的所述电容性反馈电路每个包括可变电容器。《未公开》对比文件未公开任何电容性反馈电路(参见特征G)。由于根本不存在电容性反馈电路,因此其是否包含“可变电容器”更无从谈起。技术特征K未被公开。
**L**:其中所述第一反馈网络包括所述第一偏置晶体管的寄生电容,其中所述第二反馈网络包括所述第二偏置晶体管的寄生电容。《未公开》对比文件未公开如特征E、F所定义的反馈网络。技术特征L描述了反馈网络的组成部分包括寄生电容。首先,由于反馈网络本身不存在,该特征无法成立。其次,即使考虑晶体管本身固有的寄生电容,目标专利中是将此寄生电容作为反馈网络的一个组成部分,与额外添加的电容器共同作用(参见特征M)。而对比文件中并未将寄生电容作为任何有意设计的反馈网络的一部分来利用。因此,技术特征L未被公开。
**M**:其中所述第一反馈网络包括电连接在所述第一偏置晶体管的所述控制端子与输出端子之间的电容器,其中所述第一晶体管的跨导以因子 被增大,其中C是所述电容器的电容并且C par是所述第一晶体管的寄生电容。《未公开》对比文件未公开在偏置晶体管控制端子和输出端子之间连接电容器,也未公开通过此种连接以所述公式增大跨导的技术方案。技术特征M是一个非常具体的技术方案,其核心在于:1)在偏置晶体管自身控制端和输出端之间连接一个外部电容器;2)该电容器与晶体管的寄生电容构成反馈网络;3)该反馈网络能按照特定公式(1+C/Cpar)来增大差分晶体管的跨导(或等效地降低偏置晶体管的跨导)。对比文件完全没有涉及这样的结构、工作原理或数学关系。因此,技术特征M既未被直接公开,也未被隐含公开。
**N**:其中所述电路进一步包括:电连接到所述第一差分输入和所述第二差分输入的混频器电路、以及电连接到所述第一差分输出和所述第二差分输出的功率放大器。《未公开》对比文件全文未提及混频器电路(mixer circuit)或功率放大器(power amplifier)。对比文件描述的是一个用于开关稳压器等场景的比较器电路。技术特征N限定了目标专利电路的具体应用场景或外围连接(与混频器、功率放大器连接)。对比文件的应用场景完全不同,其公开的比较器电路12是作为一个独立的电压比较模块,用于产生逻辑输出,而不是作为线性放大器去驱动功率放大器。因此,对比文件没有公开,也没有隐含公开该技术特征。
**O**:进一步包括:被配置为设置所述第一晶体管的DC操作点的第一电流源和被配置为设置所述第二晶体管的DC操作点的第二电流源。《直接公开》参见说明书第[0027]段:“matched pair of current sinks 16 and 17 are respectively connected between input terminals 14 and 15 and ground.” 以及图1、图2。电流沉16和17分别连接到输入端14、15和地之间。同时,晶体管18和19作为受控电流源工作。整个偏置系统(电流沉16、17和受控电流源18、19)共同作用,为差分晶体管25、26(即目标专利的第一、第二晶体管)设置DC操作点。对比文件明确公开了连接到差分输入端子14和15的电流沉16和17(作为电流源)。结合受控电流源晶体管18和19,它们共同构成了为差分对管25和26提供偏置电流、从而设置其DC操作点的偏置电路。本领域技术人员能够毫无疑义地理解,电流沉16和电流源18共同作用为晶体管25(第一晶体管)设置DC操作点;电流沉17和电流源19共同作用为晶体管26(第二晶体管)设置DC操作点。因此,技术特征O被直接公开。

<<<A>>><<<B>>><<<C>>><<<D>>><<<O>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE