**对比文件名称**：2003-01-02_发明申请_US20030001674A1 Low-voltage, broadband operational amplifier
**目标专利名称**：无削减信号包络地提升放大器增益CN107852138B
**本次调用模型名称**：DeepSeek最新版本模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A: 包括：差分级，包括第一晶体管，所述第一晶体管具有电连接到第一差分输入的控制端子和电连接到第一差分输出的输出端子，《直接公开》** | 图2及说明书[0023]段：“this differential op-amp is comprised of cascoded n-channel input transistors 1,3 ... at the Vip ... inputs, respectively... the differential outputs VOp ... for the circuit are taken from the drains of n-channel transistors 3”。<br>**译文**：该差分运算放大器由在Vip输入处的共源共栅n沟道输入晶体管1，3...构成...电路的差分输出VOp...分别取自n沟道晶体管3的漏极。 | 对比文件图2公开了差分运算放大器，其包含由晶体管1和3构成的一侧差分对。其中，第一差分输入Vip电连接到晶体管1的栅极（控制端子），第一差分输出VOp电连接到晶体管3的漏极（输出端子）。这与技术特征A定义的“第一晶体管”及其连接关系完全相同，且作用均为构成差分放大级的输入级。因此，本领域技术人员能毫无疑义地得出该技术方案。 |
| **B: 所述差分级进一步包括第二晶体管，所述第二晶体管具有电连接到第二差分输入的控制端子和电连接到第二差分输出的输出端子，《直接公开》** | 图2及说明书[0023]段：“... and 2,4 at the ... Vin inputs, respectively... the differential outputs ... VOn for the circuit are taken from the drains of n-channel transistors 4”。<br>**译文**：...以及在Vin输入处的晶体管2，4...电路的差分输出...VOn取自n沟道晶体管4的漏极。 | 对比文件图2明确公开了差分级的另一侧，即第二晶体管（由晶体管2和4构成）。其中，第二差分输入Vin电连接到晶体管2的栅极（控制端子），第二差分输出VOn电连接到晶体管4的漏极（输出端子）。这与技术特征B的定义完全一致，且其在电路中的作用与目标专利相同，均为构成差分对的另一半。因此被直接公开。 |
| **C: 第一偏置晶体管，具有电连接到所述第一晶体管的所述控制端子的输出端子，未被公开** | 对比文件全文未描述具有“偏置晶体管”M1及其与输入晶体管栅极的连接关系。图2中的晶体管6-9被描述为“act as an active load”（作为有源负载）。说明书[0023]段提到“the long tail current source transistor 5 ... has been eliminated completely”（长尾电流源晶体管5...已被完全消除）。 | 目标专利中的“第一偏置晶体管”（如M1）是专门用于为差分输入晶体管（M3）提供偏置的独立晶体管，其输出端子（源极）连接到M3的栅极。对比文件图2所示的电路结构中，输入晶体管1、2的栅极直接接收差分输入信号Vip/Vin，并未连接到任何独立偏置晶体管的输出端子。晶体管6-9作为有源负载连接到输出节点，其功能是提供负载而非偏置输入晶体管。因此，对比文件未公开此技术特征。 |
| **D: 第二偏置晶体管，具有电连接到所述第二晶体管的所述控制端子的输出端子，未被公开** | 同上，对比文件未描述具有“偏置晶体管”M2及其与第二输入晶体管栅极的连接关系。 | 同理，对比文件中不存在与目标专利中“第二偏置晶体管”（M2）相对应的、输出端子连接到第二输入晶体管（M4）栅极的独立晶体管。因此，该特征未被公开。 |
| **E: 第一反馈网络，电连接在所述第一偏置晶体管的控制端子与所述第一偏置晶体管的所述输出端子之间，未被公开** | 对比文件全文未描述在某个晶体管的控制端子和输出端子之间连接有“反馈网络”。其共模调整电路10（common mode adjust circuitry 10）连接到输出和负载晶体管（8、9）的栅极，用于稳定共模输出电压，而非在偏置晶体管的栅源极之间提供本地反馈。 | 目标专利的“第一反馈网络”（如312）是直接连接在偏置晶体管M1的栅极（控制端子）和源极（输出端子）之间的电路，用于通过反馈改变M1的跨导。对比文件中的共模调整电路10是一个全局反馈环路，用于监测输出共模电压并调整负载晶体管的偏置，其连接位置、结构和功能均与目标专利中连接在单个偏置晶体管两端的本地反馈网络完全不同。因此，该特征未被公开。 |
| **F: 以及第二反馈网络，电连接在所述第二偏置晶体管的控制端子与所述第二偏置晶体管的所述输出端子之间，未被公开** | 同上，对比文件未描述在第二个类似晶体管上存在这样的反馈网络。 | 由于对比文件未公开“第二偏置晶体管”，自然也未有连接其控制端子和输出端子的“第二反馈网络”。该特征未被公开。 |
| **G: 其中所述第一反馈网络和所述第二反馈网络每个包括电容性反馈电路。未被公开** | 对比文件全文未提及在放大器输入级使用任何“电容性反馈电路”。 | 目标专利的核心改进之一在于使用连接在偏置晶体管栅源之间的电容性反馈网络（如电容器C）来提升增益。对比文件解决低压问题的方案是消除长尾电流源并引入共模调整电路，该电路包含电流镜、比较器、计数器、D/A转换器等（图5、6），是数字或模拟控制环路，并非简单的电容性反馈电路。两者技术手段有本质区别。因此，该特征未被公开。 |
| **H: 其中所述第一反馈网络和所述第二反馈网络改变所述第一偏置晶体管和所述第二偏置晶体管的相应跨导。未被公开** | 对比文件未提及通过连接在晶体管栅源之间的反馈网络来改变该晶体管的跨导。其共模调整电路旨在稳定输出电压的共模电平，而非改变特定晶体管的跨导。 | 目标专利明确说明反馈网络的作用是改变（减小）偏置晶体管的跨导（见说明书摘要、[0018]段等）。对比文件既未公开所述结构的反馈网络，也未描述任何电路元件具有改变偏置晶体管跨导的功能或效果。因此，该特征未被公开。 |
| **I: 其中所述第一反馈网络和所述第二反馈网络减小所述第一偏置晶体管和所述第二偏置晶体管的所述相应跨导。未被公开** | 同上，对比文件未描述任何减小偏置晶体管跨导的反馈网络或手段。 | 该特征是特征H的具体化（“改变”具体为“减小”）。由于对比文件未公开用于改变跨导的反馈网络，更未公开其具有“减小”跨导的作用，因此该特征同样未被公开。 |
| **J: 其中所述第一晶体管和所述第二晶体管是N型晶体管器件，其中所述第一晶体管和所述第二晶体管的所述输出端子是所述第一晶体管和所述第二晶体管的漏极端子。《直接公开》** | 说明书[0004]、[0023]段及图2：“n-channel input transistors 1,3 and 2,4”、“the differential outputs VOp and VOn for the circuit are taken from the drains of n-channel transistors 3 and 4”。<br>**译文**：n沟道输入晶体管1，3和2，4；电路的差分输出VOp和VOn分别取自n沟道晶体管3和4的漏极。 | 对比文件明确公开了输入晶体管1-4是n沟道（N型）晶体管，且差分输出VOp、VOn是从晶体管3和4的漏极（输出端子）取出的。这与技术特征J的描述完全一致。因此被直接公开。 |
| **K: 其中所述第一反馈网络和所述第二反馈网络的所述电容性反馈电路每个包括可变电容器。未被公开** | 对比文件全文未提及“可变电容器”或用于反馈网络的可变电容元件。 | 目标专利的实施例（图4）中，电容性反馈电路可以包括可变电容器（Cvar）以调节反馈量。对比文件中完全不存在电容性反馈电路，更不用说包含可变电容器的电容性反馈电路了。因此，该特征未被公开。 |
| **L: 其中所述第一反馈网络包括所述第一偏置晶体管的寄生电容，其中所述第二反馈网络包括所述第二偏置晶体管的寄生电容。未被公开** | 对比文件未描述利用晶体管寄生电容构成反馈网络。虽然任何晶体管都存在寄生电容，但对比文件未将其作为反馈网络的组成部分进行描述或利用。 | 目标专利说明书中明确指出，反馈网络可以包括偏置晶体管的寄生电容（Cpar）作为反馈网络的一部分（见说明书摘要、[0020]段）。这是一种特定的电路设计考量。对比文件并未公开任何将晶体管寄生电容作为反馈网络元件来使用的教导或启示。因此，该特征未被公开。 |
| **M: 其中所述第一反馈网络包括电连接在所述第一偏置晶体管的所述控制端子与输出端子之间的电容器，其中所述第一晶体管的跨导以因子 (1 + C/Cpar) 被增大，其中C是所述电容器的电容并且Cpar是所述第一晶体管的寄生电容。未被公开** | 对比文件未公开在偏置晶体管栅源之间连接电容器，也未给出通过电容反馈以特定数学关系（1 + C/Cpar）增大跨导（或等效地减小偏置晶体管跨导以增大级增益）的技术方案。 | 该特征描述了目标专利的核心工作原理和具体数学关系，即通过连接在偏置晶体管栅源之间的电容器C，与寄生电容Cpar共同作用，按照特定公式来有效提升增益。对比文件的技术方案（消除长尾电流源+共模反馈调整）完全不同，既未公开该具体电路结构，也未揭示该数学关系或效果。因此，该特征未被公开。 |
| **N: 其中所述电路进一步包括：电连接到所述第一差分输入和所述第二差分输入的混频器电路、以及电连接到所述第一差分输出和所述第二差分输出的功率放大器。未被公开** | 对比文件全文未提及“混频器电路”（mixer circuit）或“功率放大器”（power amplifier）。其应用背景是流水线模数转换器中的开关电容放大器（图3a）。 | 目标专利的该特征限定了放大器在特定系统（如射频收发器）中的应用场景，即其输入端连接混频器，输出端驱动功率放大器（见说明书图1C）。对比文件仅涉及运算放大器本身及其在ADC等场景的应用，未公开与混频器、功率放大器集成的系统级特征。因此，该特征未被公开。 |
| **O: 进一步包括：被配置为设置所述第一晶体管的DC操作点的第一电流源和被配置为设置所述第二晶体管的DC操作点的第二电流源。未被公开** | 对比文件图2中，输入晶体管1和2的栅极直接接输入信号，未显示连接有为其设置DC操作点的独立电流源。其说明书[0023]段明确指出长尾电流源晶体管5已被完全消除。共模调整电路10产生的偏置电压作用于负载晶体管8、9的栅极，而非直接为输入晶体管1、2提供偏置电流。 | 目标专利中（如图3），电流源302、304直接连接到输入晶体管M3、M4的栅极，并通过偏置晶体管M1、M2为其设置DC操作点。对比文件的电路结构不同，输入晶体管的DC偏置并非由直接连接到其栅极的独立电流源提供。因此，该特征未被公开。 |
<<<A>>><<<B>>><<<J>>>