对比文件名称：2012-01-12_发明申请_US20120007209A1 SEMICONDUCTOR DEVICE STRUCTURES INCLUDING DAMASCENE TRENCHES WITH CONDUCTIVE STRUCTURES AND RELATED METHOD
目标专利名称：171缩放布局设计中将虚栅极接地CN105981157B
本次调用的模型名称：深度分析模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：**<br>半导体器件有源区中的虚栅极<br>《隐含公开》 | 参见图4及对应描述：半导体器件结构300包括形成在活性表面312上的晶体管栅极结构340。每个晶体管栅极结构340包括与活性表面312接触的栅极氧化物344…（[0048]段） | 目标专利中的“虚栅极”是一种用于控制器件（如ESD或高速器件）但不直接作为有源晶体管栅极的额外栅极，需要接地以防止浮动偏置（参见说明书[0046]段）。对比文件公开了形成在有源区（active device regions 325）上的“晶体管栅极结构”（transistor gate structures），虽然其未明确区分“虚栅极”与“有源栅极”，但本领域技术人员知晓，在半导体制造中，所有栅极结构（无论是否参与有源开关）均可基于相同或相似的工艺形成在基板的有源区上。对比文件中的“晶体管栅极结构”是广义的栅极结构，其结构和位置涵盖了目标专利中“虚栅极”所存在的场景。因此，本领域技术人员能从对比文件中合理推断出在有源区中存在栅极结构（包括可被用作虚栅极的栅极）的技术方案，故该技术特征被**隐含公开**。 |
| **技术特征B：**<br>毗邻于所述虚栅极的第一有源触点<br>《隐含公开》 | 参见图4及对应描述：在衬底310中形成有源器件区域325…自对准开口390形成在相邻的晶体管栅极结构340之间。衬底310中形成的一个有源器件区域325通过自对准开口390至少部分暴露。可以在自对准开口390中形成导电结构395，例如导电接触插塞。（[0048]段） | 目标专利的“第一有源触点”（如MD1触点112）电耦合至源/漏区，并毗邻虚栅极。对比文件图4显示，有源器件区域（active device regions 325）毗邻晶体管栅极结构340，并且有导电接触插塞（conductive structure 395）通过自对准开口连接到该有源区域。本领域技术人员可以理解，为了与有源区域进行电连接，通常需要形成类似于“有源触点”的导电结构（如接触插塞）。对比文件中连接至有源器件区域325的导电结构395，其作用与目标专利中电耦合至源/漏区的“第一有源触点”相同。因此，本领域技术人员能从对比文件公开的“有源器件区域”及与之连接的“导电接触插塞”合理推断出存在“毗邻于栅极的第一有源触点”这一技术特征，故该技术特征被**隐含公开**。 |
| **技术特征C：**<br>所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口<br>《直接公开》 | 参见图1(a)及对应描述：在半导体器件结构100上形成另一个绝缘层130…在上表面132中形成开口140。（[0026]-[0027]段）<br>参见图4及对应描述：晶体管栅极结构340根据本发明的方法形成在绝缘层330中。（[0048]段） | 目标专利中，电介质层（如层1002）形成在栅极和有源触点上，并在其中形成开口（如开口1100）以容纳堆叠式触点。对比文件明确公开了在半导体结构上形成绝缘层（insulation layer 130, 330），并在该绝缘层中通过图案化形成开口（openings 140）以容纳后续的导电结构（如栅极或布线）。该绝缘层在对比文件中作为介电隔离层，其作用与目标专利中的“电介质层”相同，都是用于器件间的电气隔离和提供形成互连结构的介质。因此，本领域技术人员能毫无疑义地从对比文件得出该技术方案，故该技术特征被**直接公开**。 |
| **技术特征D：**<br>沉积于所述开口的侧壁上的第一隔离层<br>《直接公开》 | 参见图1(b)及对应描述：在开口140的至少侧壁142上通过制造间隔物152来形成保护衬里150的第一部分。间隔物152可以用任何已知的合适的绝缘材料形成…（[0028]段） | 目标专利中的“第一隔离层”（如内衬1200）沉积在开口侧壁上，用于电隔离。对比文件明确公开了在开口（openings 140）的侧壁（side walls 142）上形成间隔物（spacers 152），该间隔物由绝缘材料（如氮化硅、未掺杂二氧化硅等）构成，其作用是作为保护衬里的一部分，在后续蚀刻中保护相邻的导电结构并提供电隔离。其结构、位置和作用与目标专利的“第一隔离层”完全相同。因此，本领域技术人员能毫无疑义地从对比文件得出该技术方案，故该技术特征被**直接公开**。 |
| **技术特征E：**<br>形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点<br>《直接公开》 | 参见图1(c)-1(d)及对应描述：导电材料层156沉积在绝缘层130上，填充开口140…从绝缘层130的上表面132去除剩余的导电材料…从而在开口140中形成导电结构160，例如大马士革线。（[0029]段）<br>参见图4及对应描述：导电结构395，例如导电接触插塞，可以形成在自对准开口390中。（[0048]段） | 目标专利的“第一堆叠式触点”（如1310）形成于电介质层的开口中，并电耦合至第一有源触点。对比文件明确公开了在绝缘层的开口（如开口140、自对准开口390）中填充导电材料以形成导电结构（如大马士革线160、导电接触插塞395）。这些导电结构通过开口与下层的导电结构（如导电插塞125、有源器件区域325）实现电连接。这种在介质层开口中形成的、与下层导电元件电连接的导电结构，其本质和作用与目标专利的“堆叠式触点”相同。因此，本领域技术人员能毫无疑义地从对比文件得出该技术方案，故该技术特征被**直接公开**。 |
| **技术特征F：**<br>沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离<br>《直接公开》 | 参见图1(e)-1(f)及对应描述：导电结构160的上部147可以被去除…在每个凹陷区域148内形成绝缘帽154，以便基本上绝缘相应的导电结构160…绝缘帽154可以由当通过选择性蚀刻工艺去除绝缘层130的绝缘材料时不会被显著蚀刻的绝缘材料形成。（[0030]-[0031]段）<br>间隔物152和绝缘帽154共同围绕相邻的导电结构形成保护层。（[0013]段） | 目标专利的“盖层”（如内衬1600）沉积在堆叠式触点的上表面，与侧壁的隔离层共同实现电隔离。对比文件明确公开了在导电结构（160）表面形成“绝缘帽”（insulative cap 154），该帽层与侧壁的“间隔物”（spacer 152）共同构成“保护层”（protective layer），用于将导电结构与周围环境电隔离（[0013]段）。对比文件中的“绝缘帽”沉积在导电结构相对于其连接点的另一侧表面，其作用与目标专利的“盖层”完全相同，都是提供上表面的绝缘保护。侧壁的间隔物（即第一隔离层）则提供横向隔离。因此，本领域技术人员能毫无疑义地从对比文件得出该技术方案，故该技术特征被**直接公开**。 |
| **技术特征G：**<br>穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。<br>《未公开》 | 对比文件未描述任何通过一个“通孔”结构同时落在栅极和堆叠式触点的盖层上，从而将两者电连接以实现栅极接地的技术方案。对比文件中的自对准开口（如190、390）通常用于形成连接至下层有源区或导电插塞的接触插塞（如195、395），或用于形成相邻的布线。没有公开将栅极与相邻的有源触点通过一个共用的通孔进行电连接。 | 该技术特征是目标专利的核心发明点之一，旨在通过一个特定的通孔结构，将堆叠式触点（及其连接的有源触点）与虚栅极短路，从而实现虚栅极接地。对比文件中虽然公开了通孔/接触插塞（via/contact plug）以及自对准开口，但这些结构用于常规的互连（如连接有源区至上层金属），并未教导或暗示可以将其用于将栅极与相邻的有源触点直接电连接以实现“接地”目的。对比文件中栅极结构（如340）通常是与相邻接触插塞（如395）通过侧壁间隔物电隔离的（见图4）。本领域技术人员无法从对比文件毫无疑义地得出或通过合理推理得到该特定连接关系的技术方案。因此，该技术特征**未被公开**（既非直接公开也非隐含公开）。 |
| **技术特征H：**<br>直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。<br>《未公开》 | 对比文件未描述任何被称为“栅极触点”的、位于栅极与通孔之间的中间导电结构。对比文件中的栅极（如导电线条360）是直接形成在绝缘层开口中的大马士革结构，其顶部可能具有绝缘帽（354）进行保护（见图4），没有提及在栅极之上再形成一个专门的“栅极触点”并通过该触点与通孔连接。 | 该技术特征限定了在虚栅极和连接通孔之间插入一个具有特定隔离层和自对齐关系的“栅极触点”。对比文件没有公开这样的中间触点结构。对比文件中的栅极（如晶体管栅极结构340的导电部分）通常直接作为器件的一部分，其与上层互连的连接方式未被详细描述为通过一个独立的“栅极触点”。本领域技术人员无法从对比文件的内容中推理出该特定结构。因此，该技术特征**未被公开**。 |
| **技术特征I：**<br>毗邻于所述虚栅极的第二有源触点<br>《隐含公开》 | 参见图2(a)及对应描述：半导体器件结构10包括在活性表面11处形成的多个场隔离结构14…半导体器件结构10包括有源器件区域18…晶体管栅极16形成在衬底12的活性表面11上…（[0037]段）<br>参见图4：多个有源器件区域325形成在衬底310中，且晶体管栅极结构340位于它们之间。 | 目标专利描述了存在毗邻虚栅极的“第二有源触点”。对比文件图2(a)和4均显示了在半导体衬底上存在多个有源器件区域（active-device regions），这些区域通常对应于晶体管的源/漏区，并且它们与栅极结构相邻。为了实现与这些有源区域的电连接，必然需要形成相应的触点（如对比文件中的导电插塞20或接触插塞395）。因此，本领域技术人员能够合理推断，在存在多个有源区域且毗邻栅极的情况下，对应于这些区域的“有源触点”也是存在的。故该技术特征被**隐含公开**。 |
| **技术特征J：**<br>相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。<br>《隐含公开》 | 参见图2(e)-2(f)及对应描述：另一个绝缘层25可以形成在绝缘层32和延伸穿过其中的布线21上…形成掩模27…通过掩模27暴露的绝缘层25的部分可以被蚀刻…形成开口或接触34…接触34可以通过绝缘层25和32暴露选定的布线21…在每个接触34内形成接触插塞36。（[0042]-[0043]段）<br>布线21由侧壁间隔物44和绝缘帽23保护。 | 目标专利中，“相邻的堆叠式触点”与“第一通孔”自对齐以实现电隔离。对比文件图2(f)示出了“接触插塞36”形成在“接触34”中，该接触34是通过选择性蚀刻绝缘层25和32形成的自对准开口，位于相邻的“布线21”（相当于堆叠式触点）之间。布线21由侧壁间隔物44和绝缘帽23保护。因此，接触插塞36（相当于一种通孔/接触结构）与相邻的布线21（堆叠式触点）通过间隔物和帽层实现了自对齐的电隔离。其结构和作用与目标专利的该特征相符。本领域技术人员能从对比文件公开的“自对准接触开口相邻于大马士革布线”这一方案中，合理推断出存在与通孔自对齐的相邻堆叠式触点。故该技术特征被**隐含公开**。 |
| **技术特征K：**<br>所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。<br>《未公开》 | 对比文件未公开“第一通孔”和“栅极触点”自对齐的技术方案。同时，虽然对比文件公开了侧壁间隔物（第一隔离层），但未描述该间隔物被特意安排成与下方的有源触点区域交叠，并用于隔离堆叠式触点与通孔的一部分。对比文件中间隔物的主要作用是在形成自对准开口时保护相邻的导电结构。 | 该技术特征包含了非常具体的结构关系和布局安排：通孔与栅极触点自对齐、隔离层与有源触点交叠、以及利用该交叠部分实现堆叠式触点与通孔之间的局部电隔离。这是目标专利中为实现紧凑布局和可靠隔离而设计的特定技术手段。对比文件完全没有涉及这些具体的对齐关系和布局设计。本领域技术人员无法从对比文件的基础教导中推理出如此具体且组合性的技术方案。因此，该技术特征**未被公开**。 |
| **技术特征L：**<br>有源栅极<br>《直接公开》 | 参见图4及对应描述：半导体器件结构300包括形成在活性表面312上的晶体管栅极结构340。（[0048]段） | 目标专利中的“有源栅极”是指作为有源晶体管一部分的功能性栅极。对比文件明确公开了“晶体管栅极结构”（transistor gate structures 340），其是形成在有源区上并构成晶体管器件的栅极，即“有源栅极”。因此，本领域技术人员能毫无疑义地从对比文件得出该技术方案，故该技术特征被**直接公开**。 |
| **技术特征M：**<br>毗邻于所述有源栅极的第二有源触点<br>《隐含公开》 | 参见图4及对应描述：在衬底310中形成有源器件区域325…自对准开口390形成在相邻的晶体管栅极结构340之间。衬底310中形成的一个有源器件区域325通过自对准开口390至少部分暴露。（[0048]段） | 如特征I和B的论述，对比文件图4显示了有源器件区域（325）毗邻晶体管栅极结构（340，即有源栅极）。为了与这些有源区域电连接，需要形成相应的触点。因此，本领域技术人员能够合理推断存在“毗邻于有源栅极的第二有源触点”。故该技术特征被**隐含公开**。 |
| **技术特征N：**<br>第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层<br>《直接公开》 | 参见图4及对应描述：每个晶体管栅极结构340还包括侧壁间隔物352横向邻近至少其导电线条360，以及设置在导电线条360上的绝缘帽354…自对准开口390通过采用本发明的方法形成在相邻的晶体管栅极结构340之间…导电结构395，例如导电接触插塞，可以形成在自对准开口390中。（[0048]段） | 目标专利的“第二堆叠式触点”电耦合至第二有源触点，并通过侧壁隔离层与有源栅极隔离。对比文件图4中，导电结构395（接触插塞）形成在自对准开口390中，该开口位于两个晶体管栅极结构340之间，并暴露有源器件区域325。因此，导电结构395电耦合至有源区域（相当于第二有源触点）。同时，该开口的侧壁由栅极结构340的侧壁间隔物352和绝缘帽354界定，这些间隔物和帽层起到了将导电结构395与相邻的栅极340电隔离的作用。这与目标专利的特征完全对应。因此，本领域技术人员能毫无疑义地从对比文件得出该技术方案，故该技术特征被**直接公开**。 |
| **技术特征O：**<br>电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。<br>《未公开》 | 对比文件未描述任何电耦合至“有源栅极”本身的“通孔”结构。在图4中，导电结构395是电耦合至“有源器件区域325”，而非栅极340。栅极340本身被绝缘帽354和间隔物352保护，并未显示有通孔直接连接至其上。 | 该技术特征要求一个通孔直接电耦合到有源栅极，并与相邻的第二堆叠式触点自对齐。对比文件中没有公开任何直接连接到栅极电极上的通孔结构。其公开的与栅极相关的接触都是通过自对准开口形成在栅极之间的区域，连接到的是有源区，而非栅极本身。因此，本领域技术人员无法从对比文件得出或推理出该技术方案。该技术特征**未被公开**。 |
| **技术特征P：**<br>所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。<br>《未公开》 | 对比文件全文未提及将该半导体器件集成到任何具体的终端应用产品或设备中。 | 该技术特征是关于半导体器件的最终应用领域，属于用途限定。对比文件仅涉及半导体器件本身的结构和制造方法，并未披露其具体的应用场景或集成的产品。本领域技术人员无法从对比文件的内容中推理出该器件必然被用于这些特定的终端产品中。因此，该技术特征**未被公开**。 |
<<<C>>><<<D>>><<<E>>><<<F>>><<<L>>><<<b>>><<<i>>><<<j>>><<<m>>><<<n>>>