返回项目页面
对比文件列表
2003-04-17_发明申请_US20030073251A1 Plate-through hard mask for MRAM devices_+++a_b_c_d_f+++.docx
2026-02-23 21:24
2003-04-24_发明申请_WO2003033687A2 PLATE-THROUGH HARD MASK FOR MRAM DEVICES_+++f+++.docx
2026-02-23 21:24
2004-09-21_发明授权_US06794238B2 Process for forming metallized contacts to periphery transistors_+++A_f+++.docx
2026-02-23 21:24
2004-09-30_发明专利_JP2004274016A Magnetic storage semiconductor device_+++F_a_b+++.docx
2026-02-23 21:24
2007-02-01_发明申请_US20070023806A1 Method and structure for forming slot via bitline for MRAM devices_+++B_F_a_c_d+++.docx
2026-02-23 21:24
2007-05-01_发明授权_US07211849B2 Protective layers for MRAM devices_+++B_a_f+++.docx
2026-02-23 21:24
2008-08-20_发明公开_CN101248531A 形成MRAM器件的缝隙过孔位线的方法和结构_+++A_F_b_c+++.docx
2026-02-23 21:24
2010-11-18_发明申请_US20100289098A1 Magnetic Tunnel Junction Device and Fabrication_+++A_J_b_f+++.docx
2026-02-23 21:24
2011-03-01_发明专利_TW201108482A 磁性穿隧接面器件及其製造 MAGNETIC TUNNEL JUNCTION DEVICE AND FABRICATION_+++A_J_b_f+++.docx
2026-02-23 21:24
2012-02-23_发明申请_US20120043630A1 SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF_+++A_B_f+++.docx
2026-02-23 21:24
2012-03-01_发明专利_JP2012043977A Semiconductor device and semiconductor device manufacturing method_+++A_B_F_c_d_g_h_i+++.docx
2026-02-23 21:24
2012-03-15_发明公开_KR1020120025523A 자기 터널 접합 디바이스 및 제조_+++A_B_c_f+++.docx
2026-02-23 21:24
2012-03-21_发明公开_EP2430661A1 MAGNETIC TUNNEL JUNCTION DEVICE AND FABRICATION_+++A_B_C_D_F_J+++.docx
2026-02-23 21:24
2012-04-18_发明公开_CN102422421A 磁性隧道结装置及制造_+++A_C_J_b_d_f+++.docx
2026-02-23 21:24
2013-12-18_发明授权_EP2430661B1 MAGNETIC TUNNEL JUNCTION DEVICE AND FABRICATION_+++A_J_f+++.docx
2026-02-23 21:24
2014-03-18_发明授权_US08674465B2 MRAM device and integration techniques compatible with logic integration_+++A_B_C_d_f_g+++.docx
2026-02-23 21:24
2014-07-08_发明授权_US08772051B1 Fabrication method for embedded magnetic memory_+++A_f+++.docx
2026-02-23 21:24
2014-07-24_发明专利_JP2014135518A Magnetic tunnel junction device and fabrication_+++A_b_c_d_f_j+++.docx
2026-02-23 21:24
2014-09-18_发明申请_US20140264668A1 LOGIC CHIP INCLUDING EMBEDDED MAGNETIC TUNNEL JUNCTIONS_+++A_B_c_d_f+++.docx
2026-02-23 21:24
2015-09-16_发明专利_JP5781065B2 磁気トンネル接合デバイスおよび製作_+++a_b_f_j+++.docx
2026-02-23 21:24
2015-09-16_发明专利_JP5781065B2 磁気トンネル接合デバイスおよび製作_+++a_b_f_j+++.docx

对比文件名称:2015-09-16_发明专利_JP5781065B2 磁気トンネル接合デバイスおよび製作

目标专利名称:用于存储器器件的金属化工艺CN107924994B

本次调用的模型名称:GPT-4

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**A:所述方法包括:形成第一金属化层,所述第一金属化层耦合至器件的逻辑器件** <br>**判断结果:隐含公开**说明书第[0010]段:<br>“第1の絶縁層104は、基板102の上に形成されてもよい。基板102は、他の下に位置する層のためのキャップ層などの、任意の下に位置する層を表す。”<br>第[0011]段:<br>“第1の銅ダマシンプロセスは、第1の絶縁層104に底部トレンチ202および底部ビア204を開けるために、底部トレンチ202および底部ビア204に銅をめっきするまたはさもなければ堆積させるために、かつ銅化学機械平坦化を行うために、行われてもよい。例えば、ロジックプロセスは、ロジック領域110での底部トレンチ202および底部ビア204中の銅の配置を規定してもよい。”对比文件公开了在基板102上形成第一绝缘层104,并在逻辑区域110执行第一铜镶嵌工艺以形成底部沟槽202和底部通孔204(其中填充金属铜)。这些在逻辑区域110中形成的、填充金属的沟槽和通孔构成了互连结构,其作用是将逻辑器件相互连接或连接至其他部分,这与目标专利中“第一金属化层耦合至逻辑器件”的作用(为逻辑器件提供布线,参见目标专利说明书第[0039]段)是相同的。本领域技术人员能够毫无疑义地认识到,在半导体制造中,此类用于互连的金属填充沟槽/通孔结构即构成了金属化层的一部分。因此,该技术特征被对比文件隐含公开。
**B:以及形成专用金属化层,所述专用金属化层耦合至所述器件的磁阻随机存取存储器MRAM模块,** <br>**判断结果:隐含公开**说明书第[0012]段:<br>“底部電極302は、底部キャップ層106の上および底部トレンチ202中の銅の上に形成されてもよい。”<br>第[0013]段:<br>“磁気トンネル接合層304は、底部電極302の上に形成されてもよい。”<br>第[0015]段:<br>“上部電極502は、平坦化された第2の絶縁層412の上および磁気トンネル接合構造体402の最上部504の上に形成されてもよい。”<br>第[0020]段:<br>“第2の銅ダマシンプロセスは、第3の絶縁層604に上部トレンチ702を開け、パターン形成された上部電極502への上部ビア704...を開けるために、...銅をめっきする...行われてもよい。”对比文件详细描述了在MRAM区域108形成MTJ器件(即MRAM模块的核心存储元件)的过程,包括形成底部电极302、MTJ层304(构成MTJ结构体402)和上部电极502。随后,通过第二铜镶嵌工艺形成上部沟槽702和连接至上部电极502的上部通孔704。这些在MRAM区域108内形成的、用于构成和连接MTJ器件的金属结构(如电极、通孔)共同作用,为MRAM模块提供了必要的电连接和功能组件。这等同于目标专利中“专用金属化层耦合至MRAM模块”的技术方案(参见目标专利说明书第[0041]段,描述第二金属化层161形成位线147和阵列触点154以耦合至MRAM模块)。因此,该技术特征被对比文件隐含公开。
**C:其中所述专用金属化层不同于所述第一金属化层,并且其中所述专用金属化层不与所述逻辑器件共享。** <br>**判断结果:未公开**说明书第[0011]段:<br>“ロジックプロセスは、ロジック領域110での底部トレンチ202および底部ビア204中の銅の配置を規定してもよい。”<br>第[0020]段:<br>“第2の銅ダマシンプロセスは、第3の絶縁層604に上部トレンチ702を開け、パターン形成された上部電極502への上部ビア704および底部トレンチ202中の銅へのロジックビア706の少なくとも1つを開けるために、...行われてもよい。”对比文件确实公开了在逻辑区域110形成第一组金属互连(底部沟槽/通孔202/204),并在MRAM区域108形成第二组金属结构(如上部电极502、上部通孔704)。然而,对比文件明确公开了通过“逻辑通孔706”将上部金属层(上部沟槽702)连接到逻辑区域的底部金属(底部沟槽202中的铜)(参见第[0020]段)。这表明在对比文件的方案中,为MRAM模块形成的上部金属层(可对应于目标专利的“专用金属化层”)通过逻辑通孔706与逻辑器件的金属互连(可对应于“第一金属化层”)共享了连接通路,即存在共享的互连资源。这与目标专利权利要求C中明确限定的“专用金属化层不与所述逻辑器件共享”这一核心特征相悖。目标专利强调专用金属化层独立,旨在避免共享带来的设计复杂度和寄生效应(参见说明书第[0010], [0013]段)。对比文件未公开这种“不共享”的独立性关系。
**D:其特征在于,所述第一金属化层是使用后端制程BEOL金属化工艺来形成的,其中所述专用金属化层是使用专用于形成与所述MRAM模块相关联的一个或多个组件的金属化工艺来形成的。** <br>**判断结果:未公开**说明书第[0011]段:<br>“第1の銅ダマシンプロセスは、...行われてもよい。例えば、ロジックプロセスは、ロジック領域110での底部トレンチ202および底部ビア204中の銅の配置を規定してもよい。”<br>第[0012]-[0020]段描述了包含MTJ形成、电极形成、密封层、绝缘层平坦化、第二铜镶嵌工艺等一系列步骤。对比文件描述了在逻辑区域使用“第一铜镶嵌工艺”形成底部金属互连,以及后续一系列包括MTJ形成、沉积、蚀刻、平坦化等步骤来形成MRAM器件及其上部连接。虽然对比文件使用了“铜镶嵌工艺”这一属于BEOL范畴的工艺,但并未将工艺明确区分为:1) 一个遵循标准规范的BEOL金属化工艺用于形成第一金属化层;和2) 一个专门为形成MRAM组件而定制的金属化工艺用于形成专用金属化层。目标专利特征D强调这两种工艺的区分和专用性,这是其简化集成、降低成本的关键(参见说明书第[0012]段)。对比文件仅描述了制造流程中的不同步骤,并未传达这种工艺层面的“专用”与“标准BEOL”的区分概念。
**E:其特征在于,所述BEOL金属化工艺指定正整数n个金属化层,并且其中所述器件包括至少n+1个金属化层。** <br>**判断结果:未公开**无相关内容。对比文件全文未提及任何关于“BEOL金属化工艺指定正整数n个金属化层”的内容,也未记载器件因插入MRAM专用金属化层而导致总金属化层数变为至少n+1层。目标专利特征E限定了标准BEOL工艺的层数规范与最终器件层数之间的特定关系,这是其实现“插入”专用层方案的具体量化体现(参见说明书第[0012]段)。该特征在对比文件中完全没有被公开。
**F:其特征在于,形成所述专用金属化层包括执行镶嵌工艺以形成所述一个或多个组件,并且其中所述一个或多个组件包括以下一者或多者:所述MRAM模块的位线或所述MRAM模块的阵列触点。** <br>**判断结果:隐含公开**说明书第[0020]段:<br>“第2の銅ダマシンプロセスは、第3の絶縁層604に上部トレンチ702を開け、パターン形成された上部電極502への上部ビア704...を開けるために、上部トレンチ702および上部ビア704...に銅をめっきする...行われてもよい。”对比文件公开了通过执行“第二铜镶嵌工艺”(即镶嵌工艺)来形成上部沟槽702和上部通孔704。上部通孔704连接至MTJ器件的上部电极502,其作用是为MTJ器件提供电连接,这在本领域中可以对应于MRAM模块的位线或触点功能(例如,作为顶电极连接)。虽然对比文件未明确使用“位线”或“阵列触点”这些术语,但本领域技术人员能够理解,连接至MTJ存储单元电极的金属互连结构可以起到位线或触点的作用。因此,该技术特征被对比文件隐含公开。
**G:其特征在于,进一步包括在形成所述专用金属化层之后形成第三金属化层,其中所述第一金属化层与第一节距相关联,所述第一节距小于与所述第三金属化层相关联的第二节距,其中所述专用金属化层被配置成利用所述第一金属化层的所述第一节距来形成与所述MRAM模块相关联的一个或多个组件,并且其中所述一个或多个组件包括基于电阻的存储元件。** <br>**判断结果:未公开**说明书第[0020]段提到了“上部トレンチ702”和“上部ビア704”。<br>说明书第[0014]段描述了“磁気トンネル接合構造体402”。对比文件虽然公开了在形成MTJ结构(基于电阻的存储元件)之后,形成更上层的金属互连(上部沟槽702和通孔704,可视为另一金属化层),但完全没有提及任何金属化层的“节距”概念,更没有公开第一金属化层具有较小第一节距、第三金属化层具有较大第二节距,以及专用金属化层利用第一节距来形成MRAM组件的技术特征。目标专利特征G的核心在于通过节距的差异化和专用层对密集节距的利用,来实现高密度存储和简化集成(参见说明书第[0013], [0044]-[0046]段)。这些关于节距的限定在对比文件中完全没有依据。
**H:其特征在于,所述第一节距是遵循所述器件的后端制程BEOL金属化工艺的特定节距。** <br>**判断结果:未公开**无相关内容。如特征G所述,对比文件未公开任何金属化层的“节距”信息,更未提及该节距是遵循BEOL金属化工艺的特定节距。因此,该特征未被公开。
**I:其特征在于,所述第一金属化层具有第一密度,所述第一密度大于与所述第三金属化层相关联的第二密度。** <br>**判断结果:未公开**无相关内容。对比文件未对不同金属化层的“密度”进行比较或描述。目标专利特征I中关于金属化层密度的比较是其技术方案的进一步限定,在对比文件中没有对应记载。
**J:其特征在于,形成所述第一金属化层和形成所述专用金属化层是通过处理器执行指令来发起的。** <br>**判断结果:隐含公开**说明书第[0036]段:<br>“物理的デバイス情報1302は、製造プロセス1300で調査コンピュータ1306などにおいて受け取られる。...調査コンピュータ1306は、...プロセッサ1308を含む。メモリ1310は、...コンピュータ可読命令を保存してもよい。”<br>第[0041]段:<br>“製作プロセス1328は、...コンピュータ可読有形記憶媒体に保存される命令を実行するプロセッサを組み込む少なくとも1つのコンピュータを含んでもよい。コンピュータは、1つまたは複数の半導体製作デバイスに結合され、底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合(MTJ)デバイスの形成を開始するための命令を実行するように構成されてもよい。”对比文件在描述制造流程时,公开了使用研究计算机1306、设计计算机1314以及制造过程1328中的计算机/处理器来执行指令,以启动包括MTJ器件形成在内的半导体制造过程(参见第[0041]段)。虽然对比文件没有明确表述为“形成第一金属化层和形成专用金属化层是通过处理器执行指令来发起的”,但本领域技术人员能够合理推断,在现代自动化半导体制造中,包括形成金属互连层(第一金属化层)和形成MRAM相关金属结构(专用金属化层)在内的各个制造步骤,通常都是由计算机系统执行相应的指令程序来控制和发起的。因此,该技术特征被对比文件隐含公开。

### 结论代码

<<<a>>><<<b>>><<<f>>><<<j>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE