**对比文件名称**：US2010214493A1_Description_20260218_1805
**目标专利名称**：具有改进的电源噪声抑制的可变增益放大器CN108352836B
**模型名称**：DeepSeek-R1
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **特征A**：包括第一栅极、第一源极、以及第一漏极的第一场效应晶体管FET，《直接公开》 | 参见图5及说明书[0044]-[0047]段，其描述了一个使用平衡信号的放大器实施例，包括输入级12和第二级13，第二级包含电感40、42和可调电容器44、46。输入级12接收差分输入IN+和IN-。本领域技术人员结合附图及常规知识可知，实现此类差分放大电路必然包含两个作为放大元件的晶体管（如FET）。 | 对比文件图5公开了接收差分输入IN+、IN-并产生差分输出OUT+、OUT-的平衡（差分）放大器电路。虽然未明确使用“第一FET”的表述，但为了实现这种差分放大功能，本领域技术人员能够毫无疑义地确定，其输入级必然包含至少两个晶体管（例如FET）来分别处理差分信号的正负分量。因此，特征A被直接公开。 |
| **特征B**：其中所述第一栅极被配置成接收第一差分信号的正分量，《直接公开》 | 参见图5及说明书[0044]段：“...the input stage 12 is connected between a positive input IN+ and a negative input IN− ...”。 | 对比文件明确公开了放大器具有正输入IN+和负输入IN-。在差分放大器的常规架构中，正输入IN+必然连接至一个晶体管的栅极（或基极）。因此，特征B被直接公开。 |
| **特征C**：并且其中所述第一源极和所述第一漏极耦合在第一电压轨与第二电压轨之间，《直接公开》 | 参见图5，输入级12连接在输入IN+/IN-、输出OUT+/OUT-和地（GND）之间。第二级13连接在输出与电源V之间。因此，输入级的晶体管必然耦合在电源V（第一电压轨）和地（第二电压轨）之间。说明书[0019]段也提及输入级“connected between the input IN of the amplifier, the output OUT and the ground GND”。 | 对比文件图5所示的放大器电路，其输入级晶体管需要直流偏置和信号通路。结合电路图及说明书描述，本领域技术人员能够毫无疑义地确定，处理正输入信号的晶体管的源极和漏极必然串联在电源V（第一电压轨）与地（第二电压轨）之间（可能通过电感等负载）。因此，特征C被直接公开。 |
| **特征D**：包括第二栅极、第二源极、以及第二漏极的第二FET，《直接公开》 | 同特征A的论述。对比文件图5公开了差分（平衡）结构，必然包含第二个晶体管来处理负输入信号。 | 为实现差分放大，电路必须包含两个放大晶体管。因此，特征D被直接公开。 |
| **特征E**：其中所述第二栅极被配置成接收所述第一差分信号的负分量，《直接公开》 | 参见图5及说明书[0044]段：“...the input stage 12 is connected between a positive input IN+ and a negative input IN− ...”。 | 对比文件明确公开了负输入IN-。在差分架构中，负输入IN-必然连接至第二个晶体管的栅极。因此，特征E被直接公开。 |
| **特征F**：，并且其中所述第二源极和所述第二漏极耦合在所述第一电压轨与所述第二电压轨之间，《直接公开》 | 同特征C的论述。处理负输入信号的晶体管同样需要耦合在电源V与地之间以构成完整放大通路。 | 基于与特征C相同的理由，第二个晶体管的源极和漏极也必然耦合在第一电压轨（V）与第二电压轨（地）之间。因此，特征F被直接公开。 |
| **特征G**：直接耦合在第三电压轨与所述第一FET的所述第一源极之间的第一电容器，《未公开》 | 对比文件中未描述将电容器直接连接在某个电压轨与FET源极之间的结构。图5中的电容器44、46、48均连接在电感节点之间或电源与输出之间，用于形成谐振电路。例如，电容器44与电感42并联，电容器46与电感40、42并联。 | 目标专利中，电容器直接耦合在电压轨与FET源极之间，其核心作用是将该电压轨的噪声耦合到源极，从而与栅极上的噪声抵消，实现电源噪声抑制。对比文件中的电容器是LC谐振网络的一部分，用于设定放大和衰减频带的中心频率，其作用、连接位置与目标专利完全不同。本领域技术人员阅读对比文件后，无法得出或推理出将电容器直接连接到FET源极以进行噪声抑制的技术方案。因此，特征G既未被直接公开，也未被隐含公开。 |
| **特征H**：以及直接耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二电容器，《未公开》 | 同上。对比文件图5中，两个第二级13对称设置，每个支路中的电容器连接方式相同，均未连接至FET的源极。 | 同特征G的理由。对比文件未公开将电容器直接耦合在电压轨与第二FET源极之间的结构。该特征未被公开。 |
| **特征I**：，其中所述第一电压轨处的第一电源电压和所述第三电压轨处的第二电源电压两者都是基于第四电压轨来生成的。《未公开》 | 对比文件仅提及一个“direct voltage source V”（见[0022], [0044]段），未提及任何第三电压轨、第四电压轨，也未描述多个基于同一来源生成的电源电压。 | 对比文件仅公开了一个电源V。目标专利中涉及基于第四电压轨生成两个不同电源电压的架构，用于提供不同噪声水平的电源。对比文件完全没有涉及此类电源生成方案。因此，特征I未被公开。 |
| **特征J**：其特征在于，所述第一差分信号的所述正分量和所述负分量是基于所述第一电压轨处的所述第一电源电压的。《未公开》 | 对比文件未描述差分信号的产生方式或其所基于的电源。输入信号IN+/IN-来自天线和模拟前端（见[0017]段），其生成电路未详细说明，也未提及该信号是否基于电源V。 | 目标专利此特征限定了差分信号是基于特定电源电压生成的，这与噪声抵消机制相关。对比文件未公开任何关于输入信号生成所依赖的电源信息。本领域技术人员无法从对比文件中得出或推理出该特征。因此，特征J未被公开。 |
| **特征K**：其特征在于，进一步包括前级电路，所述前级电路配置成基于输入信号来生成所述第一差分信号的所述正分量和所述负分量。《隐含公开》 | 参见说明书[0017]段：“An analog front end 6 is connected down stream of the antenna 4. The output of the analog front end 6 is fed into a demodulation unit 8 ...”。以及[0019]段：“...the analog front end 6 comprises an enhanced low noise amplifier 10 according to the invention.”。图1和图5显示了放大器10的输入IN/IN+、IN-。 | 对比文件描述了包括天线、模拟前端6、放大器10和解调单元8的接收机。放大器10的差分输入信号IN+/IN-必然是由其前级电路（即模拟前端6）基于天线接收的信号生成的。虽然模拟前端6的具体电路未详细描述，但其作为生成放大器输入信号的功能模块是明确存在的。因此，本领域技术人员能够合理推断存在一个“前级电路”来基于输入（天线）信号生成差分信号。特征K被隐含公开。 |
| **特征L**：其特征在于，所述第一电压轨处的所述第一电源电压包括比所述第三电压轨处的所述第二电源电压大的电源噪声。《未公开》 | 对比文件全文未讨论电源噪声，也未比较不同电压轨的噪声水平。其发明目的和内容围绕频率选择性放大/衰减，与电源噪声抑制无关。 | 目标专利此特征是关于不同电源电压轨的相对噪声水平，是其噪声抑制方案的前提条件。对比文件未涉及任何关于电源噪声比较的技术内容。因此，特征L未被公开。 |
| **特征M**：其特征在于，进一步包括：耦合在所述第三电压轨与所述第二电压轨之间的分压器，其中所述分压器被配置成生成偏置电压，其中所述第一电容器和所述第二电容器分别包括基于所述偏置电压的第一电容和第二电容。《未公开》 | 对比文件中未描述任何分压器结构。电容器44、46、48是可调的（tuneable），但其调谐方式是通过改变电容值本身（例如，通过开关选择，见[0061]段），而不是通过施加一个来自分压器的偏置电压来改变其有效电容。 | 目标专利中，分压器用于生成偏置电压，该电压施加于电容器以改变其电容（例如，通过改变MOS电容的栅压）。对比文件中的电容器是可调元件，但调谐机制是直接改变电容值（如通过开关网络），而非通过一个独立的偏置电压。两者的技术手段不同。因此，特征M未被公开。 |
| **特征N**：其特征在于，所述第一电容器和第二电容器分别包括第一可变电容器和第二可变电容器。《直接公开》 | 参见说明书[0045], [0047]段描述图5实施例：“Each of the second stages has two series connected inductors 40 and 42. A tuneable capacitor 44 is connected in parallel with the inductor 42 ... and another tuneable capacitor 48 is connected in parallel with both inductors.”。 | 对比文件明确且多次指出电容器44、46、48是“tuneable capacitor”（可调电容器）。因此，特征N被直接公开。 |
| **特征O**：其特征在于，所述第一电容器包括配置成选择性地耦合在所述第三电压轨与所述第一FET的所述第一源极之间的第一组电容路径，所述第二电容器包括配置成选择性地耦合在所述第三电压轨与所述第二FET的所述第二源极之间的第二组电容路径。《隐含公开》 | 参见说明书[0061]段：“For example, in one embodiment, the tuneable components are formed of several components each of them series-connected with switch formed by a transistor. The overall value of the components is determined by the control of the transistors thus allowing digital control of these tuneable components.” | 对比文件在[0061]段公开了实现可调元件（包括电容器）的一种具体实施方式：使用多个组件（可理解为电容）与由晶体管构成的开关串联。通过控制这些开关，可以选择性地接入不同的电容路径，从而数字控制整体电容值。虽然该描述是针对其LC谐振网络中的可调电容器，但其揭示的“多个组件串联开关以构成可选路径”的核心思想，与本领域技术人员实现可变电容的常用手段一致。因此，可以合理推断，若需要实现目标专利中连接在特定节点间的可变电容器，本领域技术人员有可能采用对比文件公开的这种由开关选择电容路径的结构。特征O被隐含公开。 |
| **特征P**：其特征在于，进一步包括耦合在所述第一FET的所述第一源极与所述第二FET的所述第二源极之间的电阻器。《未公开》 | 对比文件的所有附图（图1,3,4,5）中均未示出在差分对管源极之间连接有电阻器。其电路依赖LC谐振实现频率响应，未使用源极耦合电阻来设置增益。 | 目标专利中的源极间电阻器RS用于设置放大器的低频增益，是其增益-频率响应形成的关键元件之一。对比文件的放大器完全基于电感电容的谐振网络工作，没有使用也没有提及在差分对源极之间连接电阻器。本领域技术人员无法从对比文件中得出或推理出该特征。因此，特征P未被公开。 |
| **特征Q**：其特征在于，进一步包括：耦合在所述第一电压轨与所述第一FET的所述第一漏极之间的第一电阻器，《未公开》 | 对比文件图5中，在输出节点OUT+与电源V之间连接的是电感40和42，并非电阻器。说明书[0045]段也明确描述为“inductors 40 and 42”。 | 目标专利使用电阻器作为负载。对比文件在相应位置使用的是电感器，作为LC谐振网络的一部分以实现频率选择功能。电阻器和电感器在电路中的作用（提供负载 vs. 形成谐振）和产生的频率特性完全不同。因此，特征Q未被公开。 |
| **特征R**：耦合在所述第一电压轨与所述第二FET的所述第二漏极之间的第二电阻器，《未公开》 | 同特征Q。对比文件图5中，另一个输出支路同样使用电感40和42，而非电阻器。 | 同特征Q的理由。对比文件未使用电阻器作为第二FET的漏极负载。因此，特征R未被公开。 |
| **特征S**：其中第二差分信号的负分量是在所述第一电阻器与所述第一FET的所述第一漏极之间的第一节点处生成的，《隐含公开》 | 参见图5，负输出OUT-位于输入级12与第二级13（具体是电感40）之间的节点上。该节点对应于负载元件（此处为电感40）与放大晶体管（在输入级12内）的连接点。 | 尽管对比文件使用电感而非电阻作为负载，但输出信号从负载元件与放大晶体管的连接点取出，这一基本电路节点关系是相同的。在对比文件图5的差分架构中，一个输出（例如OUT-）必然在输入级12的对应晶体管与负载电感40之间的节点产生。本领域技术人员能够理解，该节点在功能上等同于目标专利中电阻器与FET漏极之间的节点。因此，特征S被隐含公开。 |
| **特征T**：以及其中所述第二差分信号的正分量是在所述第二电阻器与所述第二FET的所述第二漏极之间的第二节点处生成的。《隐含公开》 | 参见图5，正输出OUT+位于另一个对称支路的输入级12与电感40之间的节点上。 | 理由同特征S。在对称的差分电路中，另一个输出信号（OUT+）在另一个晶体管的输出节点（与负载电感的连接点）产生。因此，特征T被隐含公开。 |
| **特征U**：其特征在于，进一步包括：包括第三栅极、第三源极、以及第三漏极的第三FET，其中所述第三栅极被配置成接收配置成设置经过所述第三FET的第一电流的偏置电压，并且其中，所述第三源极和所述第三漏极与所述第一FET的所述第一源极和所述第一漏极串联耦合在所述第一电压轨与所述第二电压轨之间，《未公开》 | 对比文件图5未示出此类与输入晶体管串联以设置电流的偏置FET。说明书描述输入级12可以是“a single CMOS or bipolar transistor”（[0021]段）或包含“an amplifying transistor, a cascode connected transistor and an inductor or other biasing circuits”（[0021]段），但未明确描述一个独立的、栅极接收偏置电压以设置尾电流的FET。 | 目标专利中，第三FET作为电流源，与第一FET串联，用于为差分对提供稳定的尾电流。对比文件的放大器电路中，偏置电路可能集成在“input stage 12”内部，但未明确公开一个独立的、功能如目标专利所述的电流源FET结构。本领域技术人员不能从对比文件中毫无疑义地确定或合理推断出该特定结构。因此，特征U未被公开。 |
| **特征V**：以及包括第四栅极、第四源极、以及第四漏极的第四FET，其中所述第四栅极被配置成接收配置成设置经过所述第四FET的第二电流的所述偏置电压，并且其中，所述第四源极和所述第四漏极与所述第二FET的所述第二源极和所述第二漏极串联耦合在所述第一电压轨与所述第二电压轨之间。《未公开》 | 同特征U。对比文件未公开与第二FET串联的独立电流源FET。 | 同特征U的理由。对比文件未公开为第二支路设置独立电流源的第四FET。因此，特征V未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<N>>>
<<<k>>><<<o>>><<<s>>><<<t>>>