### 对比文件名称：2012-09-20_None_发明专利_JPWO2010109553A1 インターフェイス回路
### 目标专利名称：用于芯片到芯片通信的系统和方法CN106796563B
### 模型名称：GPT-4o
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**《直接公开》 | 对比文件说明书第[0018]段：“ホスト機器１とサブ機器２とは、差動信号を伝送する伝送路３１，３２，３３によって電気的に接続されている。” 译文：“主机1和子机2通过传输差动信号的传输路径31、32、33电连接。” | 对比文件明确公开了主机LSI和子机LSI通过传输路径（即芯片间总线）连接。本领域技术人员能够毫无疑义地确定，为了实现连接，LSI必然包括被配置为耦合至这些传输路径的总线接口。因此，技术特征A被对比文件直接公开。 |
| **技术特征B**《直接公开》 | 对比文件说明书第[0024]段：“第１の送信回路ブロック１４Ａ，１４Ｂは、シリアライザ１４１，１４３と差動ドライバ１４２，１４４を備えており、第１の送信用クロックＴＣ１を用いて、パラレルデータを差動シリアル信号に変換し、サブ機器２に向けて出力する。” 译文：“第一发送电路块14A、14B具备串行器141、143和差动驱动器142、144，利用第一发送时钟TC1，将并行数据转换为差动串行信号，并向子机2输出。” | 对比文件明确公开了第一发送电路块，其包括差动驱动器（即驱动器），该驱动器将数据信号输出到传输路径（即芯片间总线）上进行传输。因此，技术特征B被对比文件直接公开。 |
| **技术特征C**《直接公开》 | 对比文件说明书第[0025]段：“第１の受信回路ブロック１５Ａ，１５Ｂは、差動レシーバ１５１，１５４、クロックデータリカバリ（ＣＤＲ）回路１５２，１５５、およびデシリアライザ１５３，１５６を備えており、サブ機器２から差動シリアル信号を受信し...” 译文：“第一接收电路块15A、15B具备差动接收器151、154、时钟数据恢复（CDR）电路152、155、以及解串器153、156，从子机2接收差动串行信号...” | 对比文件明确公开了第一接收电路块，其包括差动接收器（即接收机），该接收机用于接收来自传输路径的信号。因此，技术特征C被对比文件直接公开。 |
| **技术特征D**《直接公开》 | 对比文件说明书第[0025]段：“...クロックデータリカバリ（ＣＤＲ）回路１５２，１５５...” 译文：“...时钟数据恢复（CDR）电路152、155...” | 对比文件明确公开了CDR电路作为第一接收电路块的组成部分，并且该CDR电路接收来自差动接收器的信号以进行时钟恢复和定时调整，即操作地耦合至接收机。因此，技术特征D被对比文件直接公开。 |
| **技术特征E**《直接公开》 | 对比文件说明书第[0019]段：“第１のクロック生成回路１２は、第１の基準クロックＲＦＣ１を基にして、第１の送信用クロックＴＣ１と第１の受信用クロックＲＣ１とを個別に生成する。ここでは第１のクロック生成回路１２は、多相クロックを出力する多相出力ＰＬＬ回路であり...” 译文：“第一时钟生成电路12基于第一基准时钟RFC1，分别生成第一发送时钟TC1和第一接收时钟RC1。此处，第一时钟生成电路12是输出多相时钟的多相输出PLL电路...” | 对比文件明确公开了第一时钟生成电路为PLL电路。该PLL接收参考时钟信号（来自基准时钟生成器11的RFC1），并生成发送时钟TC1和接收时钟RC1。发送时钟TC1被提供给发送电路块（包括驱动器），接收时钟RC1被提供给CDR电路。因此，技术特征E被对比文件直接公开。 |
| **技术特征F**《直接公开》 | 对比文件说明书第[0019]段：“差動ドライバ１３は、第２の基準クロックＲＦＣ２を差動クロックに変換して、サブ機器２に向けて出力する。出力された差動クロックは、出力端子対６を介して伝送路３１に送られる。” 译文：“差动驱动器13将第二基准时钟RFC2转换为差动时钟，并向子机2输出。输出的差动时钟经由输出端子对6被送到传输路径31。” | 对比文件明确公开了差动驱动器13（属于主机LSI的发射机部分）将基准时钟（即主时钟信号）转换为差动信号并通过输出端子（即总线接口的一部分）输出到传输路径（即芯片间总线）上。因此，技术特征F被对比文件直接公开。 |
| **技术特征G**《隐含公开》 | 对比文件说明书第[0034]段：“第１および第２のクロック生成回路１２，２２は、送信用クロックＴＣ１，ＴＣ２と受信用クロックＲＣ１，ＲＣ２のバンド幅を、異なる範囲に設定可能に構成されているのが好ましい。さらに、送信用クロックＴＣ１，ＴＣ２と受信用クロックＲＣ１，ＲＣ２のバンド幅を、動的に変更可能に構成されているのが好ましい。” 译文：“第一及第二时钟生成电路12、22优选被构成为能够将发送时钟TC1、TC2和接收时钟RC1、RC2的带宽设定为不同的范围。进一步地，发送时钟TC1、TC2和接收时钟RC1、RC2的带宽优选被构成为能够动态变更。” | 对比文件公开了时钟生成电路（包含PLL）的带宽可以被动态改变。带宽的改变通常伴随着时钟频率的调整。为了实现这种动态变更，本领域技术人员可以毫无疑义地推断出必须存在一个控制系统（例如主机中的逻辑控制电路）来执行对PLL的控制操作。同时，CDR电路（技术特征D已公开）的运行依赖于PLL生成的接收时钟RC1，因此控制系统对PLL频率的调整必然会影响CDR电路的运行状态，两者之间存在操作上的耦合关系。因此，技术特征G被对比文件隐含公开。 |
| **技术特征H**《未公开》 | 无对应内容。 | 对比文件未提及在改变时钟频率期间数据传输是否继续，也未提及此过程是否独立于远程设备（子机）的时钟活动。因此，本领域技术人员无法从对比文件得出该技术方案。 |
| **技术特征I**《未公开》 | 无对应内容。 | 对比文件全文未提及任何温度控制电路，也未描述温度控制电路与控制系统及CDR电路之间的耦合关系。因此，本领域技术人员无法从对比文件得出该技术方案。 |
| **技术特征J**《未公开》 | 无对应内容。 | 对比文件全文未提及基于温度变化唤醒CDR电路。因此，本领域技术人员无法从对比文件得出该技术方案。 |
| **技术特征K**《未公开》 | 无对应内容。 | 对比文件全文未提及定时器控制电路，也未描述周期性唤醒CDR电路以纠正时钟漂移的方案。因此，本领域技术人员无法从对比文件得出该技术方案。 |
| **技术特征L**《未公开》 | 无对应内容。 | 对比文件全文未提及温度传感器或温度控制电路接收温度信号。因此，本领域技术人员无法从对比文件得出该技术方案。 |
| **技术特征M**《未公开》 | 无对应内容。 | 对比文件中的接收机（差动接收器）未描述具有可编程端电路或可变的端阻抗，也未提及根据到远程设备的距离配置阻抗。因此，本领域技术人员无法从对比文件得出该技术方案。 |
| **技术特征N**《未公开》 | 无对应内容。 | 对比文件全文未提及定时器控制电路或基于来自温度控制电路的信号唤醒CDR电路。因此，本领域技术人员无法从对比文件得出该技术方案。 |
| **技术特征O**《直接公开》 | 对比文件说明书第[0024]段：“第１の送信回路ブロック１４Ａ，１４Ｂは、シリアライザ１４１，１４３と差動ドライバ１４２，１４４を備えており、第１の送信用クロックＴＣ１を用いて...” 译文：“第一发送电路块14A、14B具备串行器141、143和差动驱动器142、144，利用第一发送时钟TC1...” | 对比文件明确公开了发射机包括串行器（即串行化器），并且该串行器利用来自PLL的第一发送时钟TC1进行工作。因此，技术特征O被对比文件直接公开。 |
| **技术特征P**《未公开》 | 无对应内容。 | 对比文件全文未提及复用器、低速时钟信号或在高速时钟信号与低速时钟信号之间进行选择。因此，本领域技术人员无法从对比文件得出该技术方案。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<O>>><<<g>>>