对比文件的名称：2006-04-06_JP2006511964A_发明专利_JP2006511964A Selective underfill for flip chip and flip chip assembly
目标专利的名称：1261载体和基于这种载体的光学半导体器件CN101584053B
本次调用的模型名称：DeepSeek
特征比对表格：
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：所述载体能够使得光学元件(45；61)相对于要连接到所述载体(40)的光学半导体元件(41)准确定位，所述方法包括以下步骤（未公开） | 对比文件[2]记载了将光电子倒装芯片安装到基板的方法，但未涉及用于准确定位光学元件的载体。 | 对比文件仅涉及选择性底部填充，并未公开专门用于光学元件定位的载体结构，也没有公开通过形成腔来限定光学元件位置的方法步骤。 |
| 技术特征B：提供(201)导电多层载体基片(10)（未公开） | 对比文件[2]提及基板可为多层基板，但未明确其为导电多层载体基片。 | 对比文件中的基板通常为绝缘体，而本专利的载体基片是导电的，由金属层构成，对比文件未公开该特征。 |
| 技术特征C：所述导电多层载体基片具有上部载体层(13)、下部载体层(14)以及所述上部载体层与所述下部载体层之间的中间载体层(12)（未公开） | 对比文件[2]未提及这种三层金属层结构。 | 对比文件未公开载体基片具有上部、下部及中间金属层的结构。 |
| 技术特征D：在所述上部载体层和所述中间载体层(13，12)中形成(206，207)上部导体结构(22)（未公开） | 对比文件[2]公开了基板上有连接迹线和焊盘，但未提及在上部和中间层中形成导体结构。 | 对比文件未公开在特定金属层中形成导体结构。 |
| 技术特征E：在所述载体基片(10)的上部载体层侧提供(208，209)图案化的绝缘间隔层(26)（未公开） | 对比文件[2]公开了选择性地施加底部填充材料，但底部填充材料是施加在芯片上，而非在基片侧提供图案化的绝缘间隔层。 | 对比文件未公开在载体基片上部提供图案化的绝缘间隔层。 |
| 技术特征F：所述绝缘间隔层(26)被图案化从而形成至少一个腔(27)（未公开） | 对比文件[2]未公开通过绝缘间隔层形成腔的结构。 | 对比文件中的底部填充材料形成填充区域，而非腔体。 |
| 技术特征G：在该腔中所述光学半导体元件(41)能够连接到所述上部导体结构(22)（未公开） | 对比文件[2]中光学半导体元件通过凸块直接连接到基板焊盘，不在腔中连接。 | 对比文件未公开在腔中连接光学半导体元件。 |
| 技术特征H：当所述光学半导体元件(41)被连接到所述载体(40)时，所述腔(27)的深度大于所述光学半导体元件(41)的高度（未公开） | 对比文件[2]未涉及腔的深度要求。 | 对比文件未公开该深度关系。 |
| 技术特征I：所述腔(27)形成为限定所述光学元件(4561)相对于所述光学半导体元件(41)的位置（未公开） | 对比文件[2]中光学元件通过芯片对准实现定位，但未通过腔限定。 | 对比文件未公开腔用于限定光学元件位置。 |
| 技术特征J：所述中间载体层(12)是由与所述上部载体层(13)和所述下部载体层(14)不同的金属制成的（未公开） | 对比文件[2]未提及不同金属层。 | 对比文件未公开该特征。 |
| 技术特征K：所述金属被选择为使得所述中间载体层(12)能够被蚀刻剂蚀刻（未公开） | 对比文件[2]未提及选择性蚀刻。 | 对比文件未公开。 |
| 技术特征L：所述蚀刻剂使所述上部载体层(12)和所述下部载体层(14)基本保持原样（未公开） | 对比文件[2]未提及。 | 对比文件未公开。 |
| 技术特征M：由此能够钻蚀所述上部载体层，从而在所述导体结构(22)中形成凹槽(23)，能够改善随后施加的密封剂(46)的锚固（未公开） | 对比文件[2]未提及钻蚀和凹槽。 | 对比文件未公开。 |
| 技术特征N：还包括以下步骤（未公开） | 对比文件包含步骤，但步骤内容不同。 | 对比文件未公开后续步骤的具体内容。 |
| 技术特征O：在所述上部载体层与所述图案化的绝缘间隔层之间提供中间绝缘层（未公开） | 对比文件[2]未公开中间绝缘层。 | 对比文件未公开。 |
| 技术特征P：所述中间绝缘层被配置为，当所述光学半导体元件定位在所述中间膜上时，通过向所述光学半导体元件加热和加压能够通过所述中间绝缘层实现所述上部导体结构(22；43)与设置在所述光学半导体元件(41)上的连接器凸块(42)之间的电连接（未公开） | 对比文件[2]中底部填充材料是绝缘的，不参与电连接，且电连接通过凸块直接接触焊盘实现。 | 对比文件未公开中间绝缘层用于电连接的功能。 |
| 技术特征Q：所述凸块(42)面向所述中间膜以使得所述凸块的位置对应于所述导体结构(22；43)（未公开） | 对比文件[2]中凸块直接面向基板焊盘，位置对应，但未涉及中间膜。 | 对比文件未公开凸块面向中间膜。 |
| 技术特征R：还包括以下步骤（未公开） | 对比文件包含步骤，但步骤内容不同。 | 对比文件未公开后续步骤的具体内容。 |
| 技术特征S：在所述下部载体层中形成下部导体结构，从而形成使得能够将所述光学半导体元件电连接到外部器件的引线（未公开） | 对比文件[2]中基板有导电路径，但不是在载体基片的下部层形成。 | 对比文件未公开在载体基片的下部层形成导体结构。 |
| 技术特征T：所述引线彼此电隔离（未公开） | 对比文件[2]中基板导电路径通常隔离，但未明确在下部载体层形成引线。 | 对比文件未公开在下部载体层中形成隔离引线。 |
| 技术特征U：其中通过连接设置在所述光学半导体元件(41)上的凸块(42)和包括在所述上部导体结构(22)中的焊盘(43)来将所述光学半导体元件(41)连接到所述上部导体结构(22)（直接公开） | 对比文件[2]记载：“フリップチップ210可以具有至少一个焊料凸点或焊料球220。...焊料凸点220被配置为面向基板230，并且可以被加热以熔化并连接到基板230。基板230可以具有用于将フリップチップ210电连接到基板230的连接迹线阵列和基板焊盘232。” | 对比文件明确公开了光学半导体元件（フリップチップ）通过凸块（焊料凸点）连接到基板焊盘，从而将光学半导体元件连接到导体结构。因此，该特征被直接公开。 |
| 技术特征V：其中通过使设置在所述光学半导体元件(41)上的凸块(42)与包括在所述上部导体结构(22)中的焊盘(43)相连接而将所述光学半导体元件(41)连接到所述上部导体结构(22)（直接公开） | 对比文件[2]记载：“フリップチップ210可以具有至少一个焊料凸点或焊料球220。...焊料凸点220被配置为面向基板230，并且可以被加热以熔化并连接到基板230。基板230可以具有用于将フリップチップ210电连接到基板230的连接迹线阵列和基板焊盘232。” | 直接公开，理由同技术特征U。 |
<<<U>>><<<V>>>