对比文件名称：2006-06-21_EP1672700A_发明公开_EP1672700A2 Field effect semiconductor device
目标专利名称：具有扩散势垒区的晶体管CN105981145B
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《直接公开》 | 说明书第[0032]段：“p-type Si substrate 10”。 | 对比文件明确公开了其半导体器件包括衬底（substrate），例如p型Si衬底10。这是半导体器件的基本组成部分，与本领域技术人员对“基板”的常规理解相同。因此，该技术特征被对比文件直接公开。 |
| 技术特征B《未公开》 | 说明书第[0049]段：“it is important to prevent the impurities in the Si body region 22 from diffusing to the SiGe channel region 24...” 第[0050]段：“this variation of the HDTMOS further includes a Si film 18 containing about 0.1% of C (carbon)... suppresses the impurities from diffusing from the Si body region 22 to the SiGe channel region 24.” | 对比文件提到了抑制杂质从体区（Si body region）向沟道区（SiGe channel region）扩散的问题，并公开了可以设置含碳的Si层（Si film 18 containing C）作为“anti-diffusion layer”。然而，目标专利的“扩散势垒区”是使用具有**第一带隙能量的第一材料**形成的，其作用机制是利用带隙能量差形成势垒来陷住掺杂物（参见说明书[0030]段）。对比文件的含碳层是通过碳原子填充空位来抑制扩散（说明书[0081]段），其作用机理与目标专利不同，且对比文件并未公开该含碳层具有特定的、高于沟道区材料的带隙能量。因此，对比文件既未直接公开也未隐含公开技术特征B。 |
| 技术特征C《未公开》 | 说明书第[0033]段：“A SiGe channel region 24... is formed in a region between the source region 20a and the drain region 20b of the SiGe film 14.” | 对比文件明确公开了沟道区（channel region），例如由SiGe形成的沟道区24。然而，目标专利要求该沟道区是使用具有**低于所述第一带隙能量的第二带隙能量的第二材料**形成。如对特征B的论述，对比文件未公开具有特定高带隙能量的“第一材料”（扩散势垒区），因此也就无法公开沟道区材料相对于该“第一材料”具有更低的带隙能量这一特定关系。虽然SiGe材料本身带隙低于Si，但对比文件中沟道区下方的含碳层或体区并不具备目标专利中“扩散势垒区”的特定定义和作用。因此，该技术特征未被公开。 |
| 技术特征D《直接公开》 | 说明书第[0033]段：“a contact 26 as a conductor member that electrically connects the gate electrode 17 and the Si body region 22 is provided.” 图3B。 | 对比文件公开了导体构件（接触26）将栅电极17和体区（Si body region 22）电连接。当栅电极和体区短接时，体区可以起到背栅的作用。接触26耦合到体区22，而体区22位于衬底（基板）的特定区域（第一区域）内。这与目标专利中“耦合到所述基板的所述第一区域的背栅触点”在结构和功能上相同。因此，该技术特征被对比文件直接公开。 |
| 技术特征E《直接公开》 | 说明书第[0048]段：“by making the impurity concentration in the Si body region 22 high and the impurity concentration in the SiGe channel region 24 low.” 第[0033]段：Si body region 22含有“n-type high concentration impurities”，SiGe channel region 24含有“relatively n-type low concentration impurities”。 | 对比文件明确教导了体区（对应于目标专利的“第一区域”）具有高杂质浓度（如约1x10^19 atoms/cm³），而沟道区具有相对低的杂质浓度（如约1x10^17 atoms/cm³）。这公开了第一区域的掺杂浓度高于沟道区的技术特征。因此，该技术特征被对比文件直接公开。 |
| 技术特征F《未公开》 | 说明书第[0032]段：“examples of DTMOS utilizing a Si/SiGe heterojunction”。 第[0082]段：“SiGeC (Si1-x-yGexCy)”。 第[0083]段：“SiC (Si1-yCy)”。 | 目标专利要求第一材料（扩散势垒区材料）包括III-V族复合物（如AlAs, InAlAs）或II-VI族复合物。对比文件全文均使用硅基材料体系，如Si、SiGe、SiC、SiGeC等，这些属于IV族元素或IV-IV族化合物，与目标专利要求的III-V族或II-VI族复合物完全不同。因此，该技术特征未被对比文件公开。 |
| 技术特征G《未公开》 | 同上。 | 目标专利要求第一材料包括砷化铝(AlAs)或砷化铟铝(InAlAs)。对比文件公开的材料均为硅基材料（Si， SiGe， SiC等），不包含砷化铝或砷化铟铝。因此，该技术特征未被对比文件公开。 |
| 技术特征H《未公开》 | 同上。 | 目标专利要求第二材料（沟道区材料）包括砷化镓(GaAs)或砷化铟镓(InGaAs)。对比文件公开的沟道区材料为SiGe或SiC等硅基材料，不包含砷化镓或砷化铟镓。因此，该技术特征未被对比文件公开。 |
| 技术特征I《直接公开》 | 说明书第[0048]段：“by making the impurity concentration in the Si body region 22 high and the impurity concentration in the SiGe channel region 24 low.” | 对比文件明确公开了体区（高掺杂）和沟道区（低掺杂）具有不同掺杂浓度的结构。根据目标专利说明书[0007]、[0009]、[0026]段的描述，这种在沟道区和其下方区域使用不同掺杂浓度的结构正是“超锐逆掺杂分布（super steep retrograde doping profile）”的体现。因此，该技术特征被对比文件直接公开。 |
| 技术特征J《直接公开》 | 说明书第[0033]段：“a gate insulator film 16 formed of a silicon oxide film provided on the Si film 15”。 图3B, 4。 | 对比文件公开了在沟道区上方的Si覆盖层（cap layer 25）上形成栅绝缘膜（gate insulator film 16）。栅绝缘膜是介电层的一种。因此，形成在沟道区表面上的介电层这一特征被直接公开。 |
| 技术特征K《直接公开》 | 说明书第[0033]段：“a gate electrode 17 provided on the gate insulator film 16”。 第[0034]段：“The gate electrode 17 is doped with p-type impurities...”。 图3B, 4。 | 对比文件公开了在栅绝缘膜16上形成栅电极17。栅电极可以是掺杂的多晶硅。金属栅极是栅电极的常见类型之一，本领域技术人员知晓可用金属栅极替代多晶硅栅极以实现特定电学性能。因此，形成在介电层表面上的栅电极（包括金属栅极）这一特征被直接公开。 |
| 技术特征L《直接公开》 | 说明书第[0033]段：“A source region 20a... are provided in regions on both sides of the gate electrode 17”。 图3B, 4。 | 对比文件明确公开了源极区（source region）形成在半导体层中，位于栅电极两侧。根据器件结构，源极区必然与下方的层（如缓冲层、体区）接触。因此，形成在扩散势垒区（或对应功能层）表面上的源极区这一特征被直接公开。 |
| 技术特征M《直接公开》 | 同上。 | 与技术特征L同理，对比文件明确公开了漏极区（drain region）。因此，该特征被直接公开。 |
| 技术特征N《直接公开》 | 说明书第[0032]段：“the HDTMOS of this embodiment includes a p-type Si substrate 10, a buried oxide film 11 formed on the Si substrate...”。 图3B, 4显示了隔离结构。 | 对比文件使用SOI（绝缘体上硅）衬底，其埋氧层（buried oxide film 11）将器件有源层与衬底隔离。在平面器件中，浅沟槽隔离（STI）是用于隔离有源区的常规技术。本领域技术人员为了实现器件间的电隔离，有动机在源极区旁侧引入STI区。因此，毗邻于源极区的第一浅沟槽隔离区这一特征被对比文件隐含公开。 |
| 技术特征O《直接公开》 | 同上。 | 与技术特征N同理，为了实现器件隔离，本领域技术人员有动机在漏极区旁侧引入STI区。因此，毗邻于漏极区的第二浅沟槽隔离区这一特征被对比文件隐含公开。 |
| 技术特征P《未公开》 | 无对应内容。 | 如对技术特征B的论述，对比文件未公开目标专利所定义的、具有特定高带隙能量的“扩散势垒区”。因此，“扩散势垒区介于沟道区和第一区域之间”这一位置关系特征也未被公开。 |
| 技术特征Q《直接公开》 | 说明书标题：“Field effect semiconductor device”。 全文描述了一种MOSFET器件（DTMOS是其中一种）。 图3，4等所示为平面结构。 | 对比文件公开的器件是场效应半导体器件，具体为动态阈值MOSFET（DTMOS），其本质上是一种金属氧化物半导体场效应晶体管（MOSFET）。从图3，4等可以看出其为平面结构。因此，“所述装置是平面金属氧化物半导体场效应晶体管(MOSFET)”这一特征被直接公开。 |
| 技术特征R《直接公开》 | 说明书未明确描述FinFET，但图40，42所示的器件结构具有从衬底突出的“鳍”（由SiGe体区524和Si沟道区525构成），栅电极517横跨该“鳍”。这符合FinFET的基本特征。 | 对比文件图40和42所示的器件结构中，有源区域（SiGe体区524和其上的Si沟道区525）形成突出的鳍状结构，栅电极517覆盖该鳍的顶部和侧壁。这实质上是鳍式场效应晶体管（FinFET）的结构。因此，“所述装置是鳍式场效应晶体管(FinFET)”这一特征被对比文件隐含公开。 |
| 技术特征S《直接公开》 | 说明书第[0032]-[0034]段描述了在衬底上形成各层（如Si buffer layer 13, SiGe film 14, Si film 15）的工艺，这些层构成了体区、沟道区等。第[0076]、[0097]等段描述了通过离子注入和退火形成源/漏区的工艺。 | 对比文件公开了制造半导体器件的方法，包括在衬底上通过外延生长等方法形成多层结构（对应于在重掺杂区上形成各层），以及通过蚀刻和离子注入等工艺定义源极区和漏极区。虽然对比文件未明确使用“在重掺杂区的表面上形成扩散势垒区”的表述，但其公开的制造工艺包含了形成各功能层的步骤。考虑到技术特征B未被公开，此处“扩散势垒区”应理解为构成器件叠层的一部分。因此，该方法步骤被隐含公开。 |
| 技术特征T《直接公开》 | 同上。 | 对比文件公开了形成沟道区（如SiGe channel region 24）的步骤。虽然未明确描述沟道区材料具有低于下方层的带隙能量，但SiGe材料本身带隙低于Si。结合其制造工艺，该步骤被隐含公开。 |
| 技术特征U《直接公开》 | 说明书第[0076]段：“n+ type source and drain regions doped with n-type high concentration impurities... are formed on both sides of each gate electrode.” 形成源/漏区通常涉及对沟道区两侧区域进行蚀刻和掺杂。 | 对比文件公开了通过离子注入等在栅电极两侧形成源极区和漏极区的工艺。这必然涉及对沟道区特定区域进行改性（如掺杂）以形成源/漏区，蚀刻是可能的前置或后续步骤。因此，“蚀刻所述沟道区的特定区域以形成源极区和漏极区”这一方法特征被对比文件隐含公开。 |
| 技术特征V《直接公开》 | 说明书第[0033]段：“a contact 26... that electrically connects the gate electrode 17 and the Si body region 22 is provided.” 接触26的形成必然涉及延伸到体区（重掺杂区）中的工艺步骤。 | 对比文件公开了形成接触26以连接栅电极和体区（重掺杂区）。形成这样的接触必然需要使其延伸到基板的重掺杂区（体区）中。因此，“形成背栅触点，所述背栅触点延伸到所述基板的所述重掺杂区中”这一方法特征被直接公开。 |
| 技术特征W《直接公开》 | 同技术特征V。 | 与技术特征V相同，对比文件公开了形成耦合到重掺杂区（体区）的背栅触点（接触26）。因此，该特征被直接公开。 |
| 技术特征X《未公开》 | 说明书第[0050]段：“suppresses the impurities from diffusing”。 | 对比文件的含碳层（Si film 18 containing C）具有抑制杂质扩散的作用。然而，目标专利的“扩散势垒区陷住掺杂物”是特指利用带隙能量差在界面处形成势垒来陷住掺杂物（见说明书[0030]段）。两者作用机理不同。因此，对比文件未公开目标专利所定义的扩散势垒区的“陷住”掺杂物这一特定作用。 |
| 技术特征Y《未公开》 | 无对应内容。 | 该特征限定了特定的材料组合（第一材料是GaAs或InGaAs，第二材料是AlAs或InAlAs）及掺杂物的陷住界面。对比文件未公开此类III-V族材料组合，也未公开在“较低界面”陷住掺杂物的机制。因此，该技术特征未被公开。 |
| 技术特征Z《未公开》 | 无对应内容。 | 该特征限定了第一材料是硅，第二材料是AlAs或InAlAs。对比文件虽然使用硅，但未公开使用AlAs或InAlAs作为第二材料，也未公开在“较高界面”陷住掺杂物的机制。因此，该技术特征未被公开。 |
<<<A>>><<<D>>><<<E>>><<<I>>><<<J>>><<<K>>><<<L>>><<<M>>><<<Q>>><<<V>>><<<W>>>
<<<n>>><<<o>>><<<r>>><<<s>>><<<t>>><<<u>>>