返回项目页面
对比文件列表
2000-06-23_JP2000174283A_发明专利_JP2000174283A Semiconductor device with soi structure_+++A_D_E_I_J_Q_k_n_o_v_w+++.docx
2026-03-19 23:06
2001-05-23_EP1102327A_发明公开_EP1102327A2 Field effect semiconductor device_+++A_C_E_J_P_Q_T_X_b_d_i_k_s_v_w+++.docx
2026-03-19 23:06
2001-08-03_JP2001210831A_发明专利_JP2001210831A Semiconductor device_+++A_C_D_E_J_P_Q_T_V_W_X_b_i_l_m_s_u+++.docx
2026-03-19 23:06
2002-07-30_US6426279B_发明授权_US06426279B1 Epitaxial delta doping for retrograde channel profile_+++A_E_I_J_P_Q_X_b_c_k_l_m_s_t_u+++.docx
2026-03-19 23:06
2003-03-20_US2003052348A_发明申请_US20030052348A1 Semiconductor device_+++A_D_E_I_J_L_M_P_V_W_b_c_n_o_q_s_t_u_x+++.docx
2026-03-19 23:06
2004-01-08_US2004005112A_发明申请_US20040005112A1 Electronic device having a diffusion barrier region including aluminum and a method of manufacture therefor_+++A_F_G_b_s_x+++.docx
2026-03-19 23:06
2005-09-20_US6946691B_发明授权_US06946691B2 Field effect transistor_+++A_C_F_H_P_T_b_c_e_i_l_m_s_u_x+++.docx
2026-03-19 23:06
2006-06-21_EP1672700A_发明公开_EP1672700A2 Field effect semiconductor device_+++A_D_E_I_J_K_L_M_Q_V_W_n_o_r_s_t_u+++.docx
2026-03-19 23:06
2007-10-03_EP1102327B_发明授权_EP1102327B1 Field effect semiconductor device_+++A_B_D_E_J_P_Q_U_V_W_X_b_c_i_l_m_s_t+++.docx
2026-03-19 23:06
2008-01-31_DE60036594T_发明专利_DE60036594T2 Field effect semiconductor device_+++A_D_E_J_L_M_V_W_b_c_i_n_o_p_q_s_t_u_x+++.docx
2026-03-19 23:06
2009-01-01_US2009004881A_发明申请_US20090004881A1 HYBRID HIGH-K GATE DIELECTRIC FILM_+++A_H_J_K_Q_c_l_m_r_u+++.docx
2026-03-19 23:06
2009-10-01_US2009242873A_发明申请_US20090242873A1 SEMICONDUCTOR HETEROSTRUCTURES TO REDUCE SHORT CHANNEL EFFECTS_+++A_C_F_G_H_L_M_T_b_c_p_s+++.docx
2026-03-19 23:06
2010-11-04_US2010279481A_发明申请_US20100279481A1 CONTROL OF DOPANT DIFFUSION FROM BURIED LAYERS IN BIPOLAR INTEGRATED CIRCUITS_+++A_E_J_N_O_P_Q_X_b_c_k_l_m_s_t_u+++.docx
2026-03-19 23:06
2011-05-26_JP2011103434A_发明专利_JP2011103434A Source_drain engineering of devices with high-mobility channels_+++A_C_F_G_H_J_K_L_M_N_O_Q_R_T_U_b_p_s+++.docx
2026-03-19 23:06
2012-03-14_CN102376715A_发明公开_CN102376715A 一种无电容型动态随机访问存储器结构及其制备方法_+++A_J_K_L_M_S_T_U_d_n_o_v_w+++.docx
2026-03-19 23:06
2012-08-21_US8247300B_发明授权_US08247300B2 Control of dopant diffusion from buried layers in bipolar integrated circuits_+++A_X_e_i+++.docx
2026-03-19 23:06
2013-02-04_JP2013504208A_发明专利_JP2013504208A Fin Type Device System and Method_+++A_J_L_M_R_d+++.docx
2026-03-19 23:06
2013-03-14_KR1020130026974A_发明公开_KR1020130026974A 채널 두께를 제어하는 FINFET 설계_+++A_B_E_F_J_K_P_R_S_X_c_d_g_i_l_m_n_o_t_v_w+++.docx
2026-03-19 23:06
2013-03-16_TW201312751A_发明专利_TW201312751A 半導體元件及其形成方法_+++A_E_F_J_K_L_M_R_X_b_c_i_p_s_t_u+++.docx
2026-03-19 23:06
2013-03-20_CN102983165A_发明公开_CN102983165A 控制沟道厚度的FinFET设计_+++A_E_J_K_L_M_P_R_U_b_c_d_f_i_s_t_v_w_x+++.docx
2026-03-19 23:06
2013-05-16_US2013119469A_发明申请_US20130119469A1 SEMICONDUCTOR DEVICE_+++A_J_N_O_Q_d_e_k_u_v_w+++.docx
2026-03-19 23:06
2013-07-18_US2013181298A_发明申请_US20130181298A1 ADVANCED TRANSISTORS WITH PUNCH THROUGH SUPPRESSION_+++A_E_J_K_L_M_i_n_o_q_u+++.docx
2026-03-19 23:06
US2004212013A1_Description_20260309_2009_+++A_D_E_J_P_V_W_X_b_c_i_l_m_q_s_t_u+++.docx
2026-03-19 23:06
US2013056795A1_Description_20260309_2009_+++A_E_F_I_J_K_L_M_P_R_S_T_U_X_b_c_g_y+++.docx
2026-03-19 23:06
US2013122665A1_Description_20260309_2009_+++A_J_K_N_O_Q_l_m_u+++.docx
2026-03-19 23:06
2010-11-04_US2010279481A_发明申请_US20100279481A1 CONTROL OF DOPANT DIFFUSION FROM BURIED LAYERS IN BIPOLAR INTEGRATED CIRCUITS_+++A_E_J_N_O_P_Q_X_b_c_k_l_m_s_t_u+++.docx

对比文件名称:2010-11-04_US2010279481A_发明申请_US20100279481A1 CONTROL OF DOPANT DIFFUSION FROM BURIED LAYERS IN BIPOLAR INTEGRATED CIRCUITS

目标专利名称:具有扩散势垒区的晶体管CN105981145B

本次调用的模型名称:DeepSeek-R1

### 特征比对表格

技术特征描述及公开性判断对比文件原文引用公开性论述
A: 包括:基板 《直接公开》[0029] ...substrate, or handle wafer, 22...对比文件明确公开了半导体结构的基础支撑部分,即衬底22(handle wafer 22),其作用与目标专利中作为器件支撑基础的“基板”相同。因此,本领域技术人员能毫无疑义地得出该技术特征。
B: 形成在所述基板的第一区域的表面上的扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的 《隐含公开》[0032] ...diffusion barrier 28c is a silicon layer that contains dopant material that has the effect of retarding the diffusion of boron... A preferred example of the concentration of carbon in diffusion barrier layer 28c is 0.1% atomic...对比文件明确公开了形成在埋层(相当于基板的第一区域)上的扩散势垒区(diffusion barrier 28c),其作用是抑制掺杂物的扩散,这与目标专利中扩散势垒区的作用相同。虽然对比文件未明确提及“带隙能量”,但本领域公知,通过掺杂碳(C)或形成SiGeC层来改变硅材料的能带结构是常见技术手段,掺杂后的材料必然具有特定的带隙能量。因此,本领域技术人员能够合理推断出该扩散势垒区是由具有特定(第一)带隙能量的材料(如碳掺杂硅)形成的。
C: 形成在所述扩散势垒区的表面上的沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成 《隐含公开》[0033] Following the formation of diffusion barrier 28c, epitaxial growth of silicon continues in the absence of the diffusion-retarding dopant, until epitaxial silicon layer 28... is present...对比文件公开了在扩散势垒区(28c)上继续外延生长硅层(28e)。该外延硅层(28e)在后续器件中作为有源区(例如,在双极管中作为集电区,在MOS管中作为阱或沟道区)。其材料为硅,而硅的带隙能量(约1.12 eV)通常低于碳掺杂硅的带隙能量。虽然对比文件未明确比较两者的带隙能量,但根据材料物理特性,本领域技术人员能够合理推断,作为沟道区材料的硅(第二材料)的带隙能量低于作为扩散势垒区材料的碳掺杂硅(第一材料)的带隙能量。
D: 以及耦合到所述基板的所述第一区域的背栅触点,所述背栅触点延伸到所述基板的所述第一区域中。 《未公开》[0037] ...collector contact C make electrical contact to the device by way of a metal contact to tungsten plugs 16c...对比文件公开了集电极触点(C),其耦合到埋集电极区(相当于基板的重掺杂区域)。然而,该触点是双极型晶体管的集电极引出端,其作用是收集载流子并对外连接。目标专利的“背栅触点”是MOSFET中用于独立控制沟道下方重掺杂区(作为背栅)电位的电极,其作用和结构(如延伸至重掺杂区中)与双极管的集电极触点存在本质不同。本领域技术人员无法从对比文件公开的集电极触点直接或隐含地得到MOSFET背栅触点的技术方案。
E: 其特征在于,所述第一区域具有比所述沟道区更高的掺杂浓度。 《直接公开》[0004] ...a heavily-doped buried collector layer underlying the subcollector. [0031] ...buried collector region 26′ is formed... (heavily doped)对比文件明确公开了重掺杂的埋集电极区(buried collector layer 26′),以及其上方的轻掺杂或本征的外延层(epitaxial layer 28e)。在MOS晶体管实施例(图8a, 8b)中,该外延层(28e或86/88)作为沟道区。因此,埋集电极区(第一区域)的掺杂浓度高于上方的沟道区(外延层),这一浓度对比关系被直接公开,且作用相同,都是为了形成载流子路径或控制阈值电压。
F: 其特征在于,所述第一材料包括III-V族复合物或II-VI族复合物。 《未公开》[0032] ...diffusion barrier 28c is a silicon layer that contains dopant material... carbon, and silicon-germanium-carbon (SiGeC).对比文件公开的扩散势垒区材料是含有碳(C)或SiGeC的硅层,这属于IV族元素及其化合物(SiGeC是IV-IV-IV族),并非III-V族或II-VI族复合物。材料体系完全不同,本领域技术人员无法从中得出使用III-V族或II-VI族复合物作为扩散势垒材料的启示。
G: 其特征在于,所述第一材料包括砷化铝或砷化铟铝。 《未公开》[0032] ...diffusion barrier 28c is a silicon layer that contains dopant material... carbon, and silicon-germanium-carbon (SiGeC).同上,对比文件公开的材料是碳掺杂硅或SiGeC,未提及砷化铝(AlAs)或砷化铟铝(InAlAs)等III-V族材料。
H: 其特征在于,所述第二材料包括砷化镓或砷化铟镓。 《未公开》[0033] ...epitaxial growth of silicon continues...对比文件公开的沟道区(外延层)材料是硅(Si),未提及砷化镓(GaAs)或砷化铟镓(InGaAs)等III-V族材料。
I: 其特征在于,所述沟道区和所述第一区域是基于超锐逆掺杂分布来掺杂的。 《未公开》[0004] ...a heavily-doped buried collector layer underlying the subcollector.对比文件仅公开了重掺杂埋层和轻掺杂上层的结构,这是一种常规的掺杂分布。目标专利强调的“超锐逆掺杂分布”是一种特定的、掺杂浓度在界面处发生急剧变化的分布,用于精细控制MOSFET阈值电压。对比文件既未明确描述也未隐含这种特定的掺杂分布。
J: 其特征在于,进一步包括:形成在所述沟道区的表面上的介电层 《直接公开》[0068] ...gate electrode 75, which overlies p-well 28e and is separated therefrom by gate oxide 73.对比文件在MOS晶体管实施例(图8a,8b)中明确公开了在阱区(p-well 28e,相当于沟道区)表面上形成的栅氧化层(gate oxide 73),其作为介电层(栅介质)的作用与目标专利相同。
K: 形成在所述介电层的表面上的金属栅极 《隐含公开》[0068] ...gate electrode 75...对比文件公开了栅电极(gate electrode 75)。虽然未明确说明其材料为金属,但在现代半导体制造中,栅电极可以是金属或多晶硅。考虑到对比文件上下文涉及高性能器件,且目标专利的“金属栅极”是MOSFET的常规组件,本领域技术人员可以合理推断该栅电极可以是金属栅极。其形成在介电层(栅氧化层73)表面上的位置关系和作用与目标专利一致。
L: 形成在所述扩散势垒区的所述表面上的源极区 《隐含公开》[0068] ...source region 74s...对比文件在MOS晶体管实施例中公开了源区(source region 74s)。该源区形成在包含扩散势垒区(28c,见图8a)的半导体层结构中。虽然对比文件的附图显示源区位于阱区(28e)内,但阱区本身是生长在扩散势垒区之上的外延层的一部分。因此,从广义的层叠结构看,源极区是形成在包含扩散势垒区的半导体层“表面”区域。本领域技术人员能够理解源极区与扩散势垒区之间的这种位置关联。
M: 形成在所述扩散势垒区的所述表面上的漏极区 《隐含公开》[0068] ...drain region 74d...与特征L同理,对比文件公开了漏区(drain region 74d),其与源区对称,形成在包含扩散势垒区的半导体层“表面”区域。
N: 毗邻于所述源极区的第一浅沟槽隔离区 《直接公开》[0006] ...shallow trench isolation structures 12...对比文件多处提及浅沟槽隔离(STI)结构(例如12,29),用于器件间的电学隔离。在MOS晶体管结构中,这些隔离结构必然毗邻于有源区(包含源、漏区)。因此,公开了毗邻源极区的隔离区。
O: 以及毗邻于所述漏极区的第二浅沟槽隔离区。 《直接公开》[0006] ...shallow trench isolation structures 12...与特征N同理,对比文件公开的浅沟槽隔离结构也必然毗邻于漏极区。
P: 其特征在于,所述扩散势垒区介于所述沟道区和所述第一区域之间。 《直接公开》[0033] ...diffusion barrier 28c... [图2e] 清楚显示了扩散势垒区28c位于埋集电极区26'(第一区域)和外延硅层28e(沟道区)之间。对比文件的结构示意图(图2e)和文字描述明确显示了扩散势垒区(28c)位于重掺杂的埋层(26',第一区域)和上方的外延层(28e,沟道区)之间,其位置关系和作用(阻止掺杂从下往上扩散)与目标专利完全相同。
Q: 其特征在于,所述装置是平面金属氧化物半导体场效应晶体管(MOSFET)。 《直接公开》[0068] FIG. 8a is a cross-sectional diagram of n-channel MOS transistor 70.对比文件明确公开了平面MOS晶体管(transistor 70, 80)的实施例,即金属氧化物半导体场效应晶体管。
R: 其特征在于,所述装置是鳍式场效应晶体管(FinFET)。 《未公开》全文未提及FinFET或类似三维结构。对比文件涉及的是平面双极型晶体管和平面MOS晶体管,未涉及任何鳍式(Fin)或三维晶体管结构。
S: 包括:在基板的重掺杂区的表面上形成扩散势垒区,其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的 《隐含公开》[0032] ...diffusion barrier 28c is formed by epitaxial growth of silicon... in the presence of a carbon or SiGeC source.对比文件公开了通过外延生长在埋集电极区(重掺杂区)表面形成扩散势垒区(28c)的方法步骤。如特征B所述,虽然未明确提及“带隙能量”,但本领域技术人员能够合理推断所用材料(碳掺杂硅)具有特定的第一带隙能量。
T: 在所述扩散势垒区的表面上形成沟道区,其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成 《隐含公开》[0033] Following the formation of diffusion barrier 28c, epitaxial growth of silicon continues... to form epitaxial silicon layer 28...对比文件公开了在扩散势垒区上继续外延生长硅层(形成沟道区)的步骤。如特征C所述,本领域技术人员能够合理推断该硅材料(第二材料)的带隙能量低于下方扩散势垒区材料(第一材料)的带隙能量。
U: 蚀刻所述沟道区的特定区域以形成源极区和漏极区 《隐含公开》[0068] ...source region 74s and drain region 74d are n-type doped regions formed by ion implantation...对比文件公开了通过离子注入形成源区和漏区。在半导体制造中,离子注入通常需要选择性地对特定区域进行掺杂,这隐含了在形成源/漏区之前或过程中,需要对沟道区的特定区域进行定义或处理(例如,使用掩模阻挡非注入区域)。虽然未明确描述“蚀刻”步骤,但为形成有源区和隔离区而进行的蚀刻是常规工艺的一部分。本领域技术人员可以合理推断出通过蚀刻或类似图形化工艺来定义源/漏区位置。
V: 以及形成背栅触点,所述背栅触点延伸到所述基板的所述重掺杂区中。 《未公开》参见特征D论述。与方法特征S、T、U并列的“形成背栅触点...”这一整体步骤未被公开。对比文件未公开MOSFET的背栅触点。
W: 进一步包括形成耦合到所述重掺杂区的背栅触点。 《未公开》参见特征D论述。此特征与特征D、V实质相同,对比文件未公开。
X: 其特征在于,所述扩散势垒区陷住来自所述重掺杂区的掺杂物。 《直接公开》[0032] ...diffusion barrier 28c... has the effect of retarding the diffusion of boron... [0039] ...diffusion barriers 28c confine or inhibit dopant diffusion from buried collector regions 26′...对比文件多次明确说明扩散势垒区(28c)的作用是抑制(retard, confine, inhibit)来自下方重掺杂埋层(26')的掺杂物扩散。“陷住”是“抑制、阻止扩散”的另一种表述,技术效果完全相同。
Y: 其特征在于,所述扩散势垒区在所述扩散势垒区的较低界面处陷住所述掺杂物,以及其中所述第一材料是砷化镓或者砷化铟镓,并且所述第二材料是砷化铝或砷化铟铝。 《未公开》对比文件未提及在“较低界面”处陷住掺杂物,且所用材料为硅基(碳掺杂硅或SiGeC),并非III-V族材料如砷化镓、砷化铟镓、砷化铝、砷化铟铝。对比文件既未公开该特定的陷住界面位置,也未公开该组特定的III-V族材料组合。
Z: 其特征在于,所述扩散势垒区在所述扩散势垒区的较高界面处陷住所述掺杂物,以及其中所述第一材料是硅,并且所述第二材料是砷化铝或砷化铟铝。 《未公开》对比文件未提及在“较高界面”处陷住掺杂物。第一材料是碳掺杂硅而非纯硅,第二材料是硅而非III-V族材料。对比文件未公开该特定的陷住界面位置,也未公开该组特定的材料组合(纯硅和III-V族材料)。

<<<A>>><<<E>>><<<J>>><<<N>>><<<O>>><<<P>>><<<Q>>><<<X>>><<<b>>><<<c>>><<<k>>><<<l>>><<<m>>><<<s>>><<<t>>><<<u>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE