对比文件名称：2012-03-14_CN102376715A_发明公开_CN102376715A 一种无电容型动态随机访问存储器结构及其制备方法
目标专利名称：具有扩散势垒区的晶体管CN105981145B
模型名称：深度分析专利创造性对比模型
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**《直接公开》 | 说明书第[0010]段：所述衬底为体硅衬底、SOI衬底、GOI衬底或应力硅衬底；<br>图3、4、5：展示了包括衬底（10）的器件结构。 | 对比文件公开了其存储器结构包括“衬底”（如图3-5中的10），这是构成半导体器件的基础支撑结构。虽然目标专利的基板（104）是用于形成晶体管，而对比文件的衬底是用于形成存储单元，但两者在所属技术领域（半导体器件）中均作为器件的物理基底，其作用均是承载后续形成的各功能层。因此，本领域技术人员能够毫无疑义地确定对比文件公开了“基板”这一技术特征。 |
| **技术特征B**《未公开》 | 说明书第[0010]段：所述空穴阻挡层采用绝缘层SiO2、SiC或SiN，或者采用n型掺杂硅，或者采用空穴势阱材料SiGe或Ge。<br>图3、4：在衬底（10）上具有空穴阻挡层（20）。 | 目标专利的“扩散势垒区”是由具有第一带隙能量的第一材料（如III-V或II-VI族复合物）形成，其核心作用是利用材料的高带隙特性，物理性地“阻止”或“陷住”从下方重掺杂区向沟道区的“掺杂物扩散”。对比文件的“空穴阻挡层”作用是“阻止空穴移动”并在其附近累积以实现存储功能（见背景技术及图1描述），其采用的材料（SiO2、SiN、n型硅等）并未被描述为具有高带隙能量以阻挡掺杂扩散，其功能是存储操作中的电荷（空穴）阻挡，与目标专利中防止杂质原子（掺杂物）热扩散的物理机制和作用截然不同。因此，对比文件既未直接公开，也无法通过其内容合理推断出该用于防止掺杂物扩散的、由特定材料构成的“扩散势垒区”。 |
| **技术特征C**《未公开》 | 说明书第[0010]段：...沟道...<br>图3、4：在空穴阻挡层（20）上具有沟道（30）。 | 目标专利的“沟道区”是由具有低于第一带隙能量的第二带隙能量的第二材料（如GaAs、InGaAs）形成，其与扩散势垒区形成带隙差，是晶体管导电的通道。对比文件虽然提到了“沟道”（30）这一区域，但并未公开其由具有特定带隙能量的第二材料形成，其说明书仅提及沟道区域可以采用“薄的氧化层或者采用高K材料”（第[0010]段），这是关于栅介质层（40）的描述，而非沟道本身的材料。沟道本身的材料默认为半导体材料（如硅），但未涉及目标专利所强调的特定材料及其带隙能量关系。因此，该特征未被公开。 |
| **技术特征D**《隐含公开》 | 说明书第[0040]段：...衬底或者背栅可以接地，也可以实现负压偏置。<br>图1：示出了衬底（或背栅）可施加偏置电压。 | 目标专利的“背栅触点”耦合到基板的第一区域（重掺杂区）并延伸其中，用于施加偏置电压以控制阈值电压。对比文件说明其器件结构中“衬底或者背栅可以接地，也可以实现负压偏置”。这意味着为了实现电学偏置，必然存在一个电连接至衬底（即基板）的触点，尽管对比文件附图未明确画出该触点，但本领域技术人员根据“可以接地或施加负压偏置”的描述，能够毫无疑义地推理出需要设置一个电学接触结构（即触点）来实现该功能。该触点在对比文件中起到提供背栅偏压的作用，与目标专利中背栅触点的作用相同。因此，该特征被隐含公开。 |
| **技术特征E**《未公开》 | 无相关内容。 | 目标专利的“第一区域具有比沟道区更高的掺杂浓度”是构成“超锐逆掺杂分布”的核心特征之一，旨在通过掺杂浓度差控制阈值电压。对比文件全文未提及衬底（或空穴阻挡层下方的区域）与沟道区之间存在任何掺杂浓度的差异，更未提及“重掺杂区”或“超锐逆掺杂”。其空穴阻挡层的作用是存储空穴，而非通过掺杂梯度形成背栅。因此，该特征未被公开。 |
| **技术特征F**《未公开》 | 无相关内容。 | 目标专利限定“第一材料包括III-V族复合物或II-VI族复合物”。对比文件中“空穴阻挡层”的材料列举为SiO2、SiC、SiN、n型硅、SiGe或Ge（第[0010]段）。这些材料均为绝缘体、元素半导体或硅基合金，不属于III-V族或II-VI族复合物。因此，该特征未被公开。 |
| **技术特征G**《未公开》 | 无相关内容。 | 目标专利进一步限定“第一材料包括砷化铝或砷化铟铝”。对比文件未提及任何关于砷化铝（AlAs）或砷化铟铝（InAlAs）的材料。因此，该特征未被公开。 |
| **技术特征H**《未公开》 | 无相关内容。 | 目标专利限定“第二材料包括砷化镓或砷化铟镓”。对比文件未提及任何关于砷化镓（GaAs）或砷化铟镓（InGaAs）作为沟道材料的内容。因此，该特征未被公开。 |
| **技术特征I**《未公开》 | 无相关内容。 | 目标专利的“沟道区和第一区域是基于超锐逆掺杂分布来掺杂的”是其发明的关键背景和要解决的技术问题。对比文件未涉及任何关于“超锐逆掺杂分布”的技术内容。因此，该特征未被公开。 |
| **技术特征J**《直接公开》 | 说明书第[0010]段：...栅介质区...<br>图3、4：在沟道（30）上具有栅介质区（40）。 | 目标专利的“介电层”形成在沟道区表面，作为栅极绝缘层。对比文件明确公开了其结构包括“栅介质区”（40），并位于沟道（30）之上（见图3、4）。该栅介质区在器件中起到隔离栅电极与沟道的作用，与目标专利中介电层的作用相同。因此，该特征被直接公开。 |
| **技术特征K**《直接公开》 | 说明书第[0010]段：所述栅电极采用多晶硅栅电极、金属栅电极...<br>图3、4：在栅介质区（40）上具有栅电极（50）。 | 目标专利的“金属栅极”形成在介电层表面。对比文件公开了其结构包括“栅电极”（50），并列举了其材料包括“金属栅电极”（第[0010]段），且该栅电极位于栅介质区（40）之上（见图3、4）。因此，对比文件直接公开了在介电层（栅介质区）表面形成金属栅极这一技术特征。 |
| **技术特征L**《直接公开》 | 说明书第[0010]段：该结构由下至上依次包括衬底、空穴阻挡层、沟道、**源漏区**、栅介质区和栅电极。<br>图3、4：示出了源区（S）和漏区（D）。 | 目标专利的“源极区”形成在扩散势垒区表面。对比文件明确其结构包括“源漏区”（第[0010]段），并在图3、4中标注了源区（S）和漏区（D）。虽然对比文件未明确描述源漏区是“形成在扩散势垒区的表面上”，但其源漏区作为器件的有源区，必然位于沟道区的两侧并与之连接。鉴于对比文件已公开了“源漏区”这一部件，且其位置和作用与晶体管中的源极区一致，本领域技术人员能够毫无疑义地确定其存在。因此，该特征被直接公开。 |
| **技术特征M**《直接公开》 | 同上（技术特征L引用内容）。 | 理由同技术特征L。对比文件明确公开了“漏区”（D）作为其器件结构的一部分。因此，“形成在所述扩散势垒区的所述表面上的漏极区”这一特征被直接公开。 |
| **技术特征N**《隐含公开》 | 说明书第[0052]段：2)形成单元隔离区，如采用STI工艺。<br>图5：工艺流程图中包含“形成单元隔离区（STI）”步骤。 | 目标专利的“第一浅沟槽隔离区”毗邻源极区，用于器件之间的电隔离。对比文件在其制备方法中明确提到了“采用STI工艺形成单元隔离区”（第[0052]段）。虽然附图未明确展示STI区与源区的具体毗邻关系，但本领域技术人员公知，STI（浅沟槽隔离）是半导体制造中用于隔离相邻器件有源区的标准技术，其必然位于源区、漏区等有源区之间或周围以实现隔离。因此，从对比文件公开的“STI隔离区”可以合理推断出存在毗邻源区的隔离区。该特征被隐含公开。 |
| **技术特征O**《隐含公开》 | 同上（技术特征N引用内容）。 | 理由同技术特征N。对比文件公开了采用STI工艺形成单元隔离区。本领域技术人员可以合理推断，为了隔离器件，STI区也会毗邻漏区。因此，“毗邻于所述漏极区的第二浅沟槽隔离区”这一特征被隐含公开。 |
| **技术特征P**《未公开》 | 图3、4：展示了空穴阻挡层（20）位于衬底（10）和沟道（30）之间。 | 目标专利限定“扩散势垒区介于沟道区和第一区域之间”，这是其层状结构的核心。对比文件公开了“空穴阻挡层”（20）位于衬底（10）和沟道（30）之间。然而，如前所述（见特征B论述），对比文件的“空穴阻挡层”在材料、形成目的和作用机理上与目标专利的“扩散势垒区”均不相同。因此，虽然存在一个中间层，但该中间层并非目标专利所定义的“扩散势垒区”。该特征未被公开。 |
| **技术特征Q**《未公开》 | 说明书第[0056]段：...也可以应用于非平面器件如FinFET... | 目标专利限定“装置是平面金属氧化物半导体场效应晶体管(MOSFET)”。对比文件描述的是“无电容型动态随机访问存储器”的存储单元，其结构虽然包含类似MOSFET的组成部分（源、漏、栅、沟道），但其整体是一个用于数据存储的、利用浮体效应的特殊器件（FBC），并非常规意义上的、用于放大或开关功能的平面MOSFET。虽然其工作原理可能涉及场效应，但装置的类型和用途不同。因此，该特征未被公开。 |
| **技术特征R**《未公开》 | 说明书第[0056]段：本发明的思想将不仅限于平面沟道的浮体结构器件，也可以应用于非平面器件如FinFET... | 目标专利限定“装置是鳍式场效应晶体管(FinFET)”。对比文件虽然提到其思想“可以应用于非平面器件如FinFET”（第[0056]段），但这仅是一种可能的应用扩展，在其具体实施例（图3-5及对应描述）中并未公开任何具体的FinFET结构，例如鳍（Fin）结构、三维沟道等。因此，该教导属于上位的、原理性的应用展望，并未具体公开或教导一个具有扩散势垒区的FinFET装置。该特征未被公开。 |
| **技术特征S**《直接公开》 | 说明书第[0052]段：1)形成空穴阻挡层...<br>图5：工艺流程步骤1为“形成空穴阻挡层”。 | 目标专利方法包括“在基板的重掺杂区的表面上形成扩散势垒区”。对比文件的制备方法包括“在衬底上形成空穴阻挡层”（步骤1）。虽然“空穴阻挡层”不等同于“扩散势垒区”（理由见特征B），但就“在基板/衬底上形成一层”这一动作而言，两者是相同的。本领域技术人员能够毫无疑义地从对比文件中得出“形成一层”的步骤。**注意**：此处的“直接公开”仅针对“在基板上形成一层”这一动作本身，而非针对所形成的层的性质和材料。 |
| **技术特征T**《直接公开》 | 说明书第[0052]段：...在形成的空穴阻挡层上采用STI工艺形成单元隔离区...<br>（结合上下文，沟道位于空穴阻挡层之上） | 目标专利方法包括“在所述扩散势垒区的表面上形成沟道区”。对比文件的制备流程中，在形成空穴阻挡层（步骤1）和单元隔离区（步骤2）之后，后续步骤必然涉及形成沟道区（30）（见图3-5结构）。尽管步骤描述中未明确写出“形成沟道区”，但从其最终器件结构（图3、4）包含“沟道”层，且该层位于空穴阻挡层之上，可以毫无疑义地推断出制备方法中包含了在空穴阻挡层上形成沟道区的步骤。因此，该特征被直接公开。 |
| **技术特征U**《直接公开》 | 说明书第[0052]段：8)采用离子注入的方法注入杂质P或As，完成源漏区的自动准，形成源漏掺杂区。 | 目标专利方法包括“蚀刻所述沟道区的特定区域以形成源极区和漏极区”。对比文件的制备方法步骤8描述了“形成源漏掺杂区”。在半导体制造中，形成源漏区通常包括对沟道区特定区域进行掺杂，而掺杂前往往需要通过蚀刻等工艺定义出源漏区域或通过离子注入自对准工艺形成。对比文件明确提到了“完成源漏区的自动准”，这隐含了通过工艺（可能包括蚀刻或利用栅极作为掩模）来定义和形成源漏区的步骤。因此，该特征被直接公开。 |
| **技术特征V**《隐含公开》 | 说明书第[0040]段：...衬底或者背栅可以接地，也可以实现负压偏置。 | 目标专利方法包括“形成背栅触点，所述背栅触点延伸到所述基板的所述重掺杂区中”。对比文件说明其器件“衬底或者背栅可以接地，也可以实现负压偏置”。为了实现电学偏置，在制造过程中必然需要形成一个电连接至衬底（基板）的触点。尽管对比文件的制备方法步骤（第[0052]段）未明确描述形成该触点的步骤，但根据其器件需要背栅偏置的功能要求，本领域技术人员能够合理推断出在制造过程中需要形成这样一个背栅触点。因此，该特征被隐含公开。 |
| **技术特征W**《隐含公开》 | 同特征V引用内容。 | 同特征V论述。目标专利的“形成耦合到所述重掺杂区的背栅触点”与对比文件中为实现衬底/背栅偏置而必然需要形成的电连接结构相对应。因此，该特征被隐含公开。 |
| **技术特征X**《未公开》 | 无相关内容。 | 目标专利的“扩散势垒区陷住来自所述重掺杂区的掺杂物”描述了该层的功能。对比文件的“空穴阻挡层”的功能是“阻挡空穴”并使其累积以实现存储，其作用对象是“空穴”（载流子），而非来自掺杂区的“掺杂物”（杂质原子）。两者作用机理和对象不同。因此，该特征未被公开。 |
| **技术特征Y**《未公开》 | 无相关内容。 | 目标专利限定“扩散势垒区在所述扩散势垒区的较低界面处陷住所述掺杂物，以及其中所述第一材料是砷化镓或者砷化铟镓，并且所述第二材料是砷化铝或砷化铟铝”。对比文件完全没有涉及“陷住掺杂物”的界面位置，也未提及砷化镓（GaAs）、砷化铟镓（InGaAs）、砷化铝（AlAs）、砷化铟铝（InAlAs）这些材料。因此，该特征未被公开。 |
| **技术特征Z**《未公开》 | 无相关内容。 | 目标专利限定“扩散势垒区在所述扩散势垒区的较高界面处陷住所述掺杂物，以及其中所述第一材料是硅，并且所述第二材料是砷化铝或砷化铟铝”。对比文件完全没有涉及“陷住掺杂物”的界面位置，也未提及在硅材料上使用砷化铝或砷化铟铝作为扩散势垒。因此，该特征未被公开。 |
<<<A>>><<<J>>><<<K>>><<<L>>><<<M>>><<<S>>><<<T>>><<<U>>>
<<<d>>><<<n>>><<<o>>><<<v>>><<<w>>>