对比文件名称：US2004212013A1_Description_20260309_2009
目标专利名称：249具有扩散势垒区的晶体管CN105981145B
模型名称：GPT-4
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：基板<br>《直接公开》 | [0078] “...the HDTMOS of this embodiment includes a p-type Si substrate 10...” | 对比文件明确公开了器件包括基板（p-type Si substrate），其作为器件的基础支撑结构。本领域技术人员能够毫无疑义地确定，对比文件的基板与目标专利中作为器件基础支撑的基板是相同的技术特征。 |
| **技术特征B**：形成在所述基板的第一区域的表面上的扩散势垒区，其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的<br>《隐含公开》 | [0018] “...a portion of the semiconductor layer further includes a region for preventing impurities from diffusing to the channel that contains carbon...”<br>[0095] “...it is important to prevent the impurities in the Si body region 22 from diffusing to the SiGe channel region 24...”<br>[0096] “...this variation of the HDTMOS further includes a Si film 18 containing about 0.1% of C (carbon)... The n⟨- ⟩ Si layer 28 containing 0.01% to 2%, for example, about 0.1% of carbon suppresses the impurities from diffusing from the Si body region 22 to the SiGe channel region 24.” | 对比文件多次提及并具体描述了一个用于“防止杂质扩散到沟道”（preventing impurities from diffusing to the channel）的区域（如含碳的Si层），其作用在于抑制从高掺杂的体区（Si body region）向沟道区的杂质扩散。该区域位于体区与沟道区之间（如图13所示，在Si体区22和SiGe沟道区24之间）。虽然对比文件未明确使用“扩散势垒区”这一术语，也未明确其具有“第一带隙能量”，但其公开的“防扩散层”在位置（位于高掺杂体区与沟道区之间）和作用（抑制掺杂扩散）上，与目标专利中为解决相同技术问题（降低掺杂物扩散）而设置的“扩散势垒区”是实质相同的。本领域技术人员根据对比文件的教导，能够合理推断出设置一个具有特定材料属性的区域来阻止扩散，该区域的材料必然具有其自身的带隙能量（第一带隙能量）。因此，该技术特征被对比文件隐含公开。 |
| **技术特征C**：形成在所述扩散势垒区的表面上的沟道区，其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成<br>《隐含公开》 | [0079] “...a SiGe channel region 24...”<br>[0080] “...the SiGe channel region 24 contains n-type relatively low concentration impurities...”<br>[0081] “...The Ge content of the SiGe channel region 24 is about 40%...”<br>[0081] 图5及相关描述显示SiGe沟道区24的带隙小于Si覆盖层25和n⟨-⟩Si区23。 | 对比文件明确公开了沟道区（SiGe channel region 24）。结合图5及其描述可知，SiGe沟道区（第二材料）的带隙小于其相邻的Si覆盖层和Si缓冲层（对应于“第一材料”所在的区域，如防扩散层n⟨-⟩Si层28）。对比文件虽未明确指出沟道区形成在“防扩散层”的表面上，但从图13的层状结构可知，SiGe沟道区24位于含碳的防扩散层（n⟨-⟩Si层28及间隔层29）之上。本领域技术人员结合附图可以毫无疑义地确定沟道区位于防扩散层之上。虽然对比文件未直接并列描述“第一带隙能量”和“第二带隙能量”，但根据其公开的异质结结构（Si/SiGe）及带隙关系（SiGe带隙小于Si），能够合理推断出沟道区材料的带隙能量（第二带隙能量）低于防扩散层材料（Si）的带隙能量（第一带隙能量）。因此，该技术特征被对比文件隐含公开。 |
| **技术特征D**：以及耦合到所述基板的所述第一区域的背栅触点，所述背栅触点延伸到所述基板的所述第一区域中。<br>《直接公开》 | [0079] “...a contact 26 as a conductor member that electrically connects the gate electrode 17 and the Si body region 22 is provided.”<br>[0080] 图4显示了接触26将栅电极17与Si体区22电连接。 | 对比文件明确公开了接触（contact 26）作为导体构件，将栅电极（gate electrode 17）与Si体区（Si body region 22）电连接。该Si体区是基板（SOI的上Si膜12）中的一个重掺杂区域（参见[0080]，“contains n-type impurities... in a concentration of about 1*10⟨19 ⟩ atoms.cm⟨-3⟩”），即相当于目标专利的“第一区域”或“重掺杂区”。该接触延伸到该体区中并与之耦合，其作用是将体区电位与栅极电位短接，从而将体区用作背栅。这与目标专利中“背栅触点”耦合到基板第一区域的作用完全相同。因此，该技术特征被对比文件直接公开。 |
| **技术特征E**：其特征在于，所述第一区域具有比所述沟道区更高的掺杂浓度。<br>《直接公开》 | [0080] “The Si body region 22 contains n-type impurities... in a concentration of about 1*10⟨19 ⟩ atoms.cm⟨-3⟩...”<br>[0080] “The SiGe channel region 24 contains n-type impurities...”，结合[0092] “when the impurity concentration in the SiGe channel region is 1*10⟨17 ⟩ atoms.cm⟨-3 ⟩ or less...” 可知沟道区浓度远低于1x10^19。 | 对比文件明确公开了体区（第一区域）的杂质浓度约为1x10^19 atoms.cm-3，而沟道区的杂质浓度优选为1x10^17 atoms.cm-3或更低（参见[0092]）。这清楚表明第一区域（体区）的掺杂浓度远高于沟道区。该浓度差异是形成DTMOS工作特性（如阈值电压调节）的基础。因此，该技术特征被对比文件直接公开。 |
| **技术特征F**：其特征在于，所述第一材料包括III-V族复合物或II-VI族复合物。<br>《未公开》 | 对比文件全文使用的半导体材料为Si、SiGe、SiC等，均属于IV族元素或其合金。 | 对比文件仅公开了使用硅（Si）、硅锗（SiGe）、碳化硅（SiC）等基于IV族元素的材料体系。未提及任何III-V族复合物（如AlAs, InAlAs）或II-VI族复合物。该材料选择是目标专利区别于传统硅基技术的一个特定点。因此，该技术特征未被对比文件公开。 |
| **技术特征G**：其特征在于，所述第一材料包括砷化铝或砷化铟铝。<br>《未公开》 | 无相关描述。 | 对比文件未提及砷化铝（AlAs）或砷化铟铝（InAlAs）这两种具体的III-V族材料。因此，该技术特征未被对比文件公开。 |
| **技术特征H**：其特征在于，所述第二材料包括砷化镓或砷化铟镓。<br>《未公开》 | 无相关描述。 | 对比文件未提及砷化镓（GaAs）或砷化铟镓（InGaAs）这两种具体的III-V族材料。其沟道区材料为SiGe。因此，该技术特征未被对比文件公开。 |
| **技术特征I**：其特征在于，所述沟道区和所述第一区域是基于超锐逆掺杂分布来掺杂的。<br>《隐含公开》 | [0080] “The Si body region 22 contains n-type impurities... in a concentration of about 1*10⟨19 ⟩ atoms.cm⟨-3⟩...”<br>[0092] “...when the impurity concentration in the SiGe channel region is 1*10⟨17 ⟩ atoms.cm⟨-3 ⟩ or less...”<br>[0094] “...by making the impurity concentration in the Si body region 22 high and the impurity concentration in the SiGe channel region 24 low.” | 对比文件明确教导了体区（第一区域）采用高掺杂浓度（~1x10^19），而沟道区采用低掺杂浓度（≤1x10^17），两者浓度差异巨大（两个数量级以上）。这种高/低掺杂的分布正是“超锐逆掺杂分布（super-steep retrograde doping profile）”的典型特征，即沟道下方区域（体区）重掺杂，而沟道本身轻掺杂或不掺杂。虽然对比文件未使用该术语，但本领域技术人员能够从公开的浓度数据和其意图（抑制短沟道效应、扩展工作电压范围）合理推断出这种掺杂分布属于超锐逆掺杂。因此，该技术特征被对比文件隐含公开。 |
| **技术特征J**：其特征在于，进一步包括：形成在所述沟道区的表面上的介电层<br>《直接公开》 | [0079] “...a gate insulator film 16 formed of a silicon oxide film provided on the Si film 15...”<br>[0080] “The gate insulator film 16 is formed by thermally oxidizing the Si film 15.” 结合图4，该栅绝缘膜位于沟道区（SiGe 24）上方的Si覆盖层（25）之上，覆盖沟道区。 | 对比文件明确公开了栅绝缘膜（gate insulator film 16，例如二氧化硅）形成在沟道区（SiGe channel region 24）上方的Si覆盖层（cap layer 25）的表面上。该介电层（栅绝缘膜）与目标专利中介电层（如高k介电层）的位置和作用（作为栅极下方的绝缘层）相同。因此，该技术特征被对比文件直接公开。 |
| **技术特征K**：形成在所述介电层的表面上的金属栅极<br>《未公开》 | [0080] “The gate electrode 17 is doped with p-type impurities...”，通常为多晶硅栅。<br>[0116] “...a gate electrode made of polysilicon containing high concentration impurities...” | 对比文件描述的栅电极（gate electrode）材料为掺杂的多晶硅（polysilicon），例如p+或n+多晶硅。并未提及使用“金属”材料形成栅极。目标专利明确限定了“金属栅极”，这是现代先进工艺的特征。因此，该技术特征未被对比文件公开。 |
| **技术特征L**：形成在所述扩散势垒区的所述表面上的源极区<br>《隐含公开》 | [0079] “A source region 20a... are provided in regions on both sides of the gate electrode 17 of the semiconductor layer 30...”<br>[0080] 图4显示源区20a延伸至半导体层中。结合图13，源区形成在包含防扩散层的半导体层叠层中。 | 对比文件公开了源区（source region 20a）位于栅极两侧的半导体层中。该半导体层叠层包含了防扩散层（如n⟨-⟩Si层28）。虽然附图显示源区向下延伸较深，但本领域技术人员可以理解，在制造过程中，源区是通过在包含防扩散层的区域进行掺杂形成的，其底部必然与防扩散层接触或位于其附近。因此，可以合理推断源区形成在包含扩散势垒区（防扩散层）的表面上或区域内。该特征被隐含公开。 |
| **技术特征M**：形成在所述扩散势垒区的所述表面上的漏极区<br>《隐含公开》 | [0079] “...a drain region 20b... are provided in regions on both sides of the gate electrode 17 of the semiconductor layer 30...” | 理由与技术特征L相同。对比文件公开了漏区（drain region 20b），可合理推断其形成在包含扩散势垒区（防扩散层）的表面上或区域内。该特征被隐含公开。 |
| **技术特征N**：毗邻于所述源极区的第一浅沟槽隔离区<br>《未公开》 | 无相关描述。对比文件中的器件隔离可能通过其他方式（如器件之间的间距、或SOI的绝缘埋层实现侧面隔离），但未明确描述“浅沟槽隔离（STI）”结构毗邻源区。 | 对比文件未提及“浅沟槽隔离区（STI）”。虽然其SOI结构提供了垂直隔离，但并未描述在器件内部、源极区旁边设置STI以实现横向隔离的特定结构。因此，该技术特征未被对比文件公开。 |
| **技术特征O**：以及毗邻于所述漏极区的第二浅沟槽隔离区。<br>《未公开》 | 无相关描述。 | 理由与技术特征N相同。对比文件未提及毗邻漏极区的浅沟槽隔离区。因此，该技术特征未被对比文件公开。 |
| **技术特征P**：其特征在于，所述扩散势垒区介于所述沟道区和所述第一区域之间。<br>《直接公开》 | [0096] “...the n⟨- ⟩ Si layer 28... suppresses the impurities from diffusing from the Si body region 22 to the SiGe channel region 24.”<br>图13清晰显示，含碳的n⟨-⟩Si层28（防扩散层）位于Si体区22（第一区域）和SiGe沟道区24之间。 | 对比文件明确描述了防扩散层（n⟨-⟩Si层28）的作用是抑制从Si体区（第一区域）到SiGe沟道区的杂质扩散，并且从图13的截面图可以清晰、毫无疑义地看出，该防扩散层位于体区和沟道区之间。这与目标专利中“扩散势垒区介于沟道区和第一区域之间”的结构特征完全一致。因此，该技术特征被对比文件直接公开。 |
| **技术特征Q**：其特征在于，所述装置是平面金属氧化物半导体场效应晶体管(MOSFET)。<br>《隐含公开》 | [0001] “...a MISFET having a heterojunction active region.”<br>全文描述了具有异质结的MOSFET结构，例如图3、4所示的平面结构器件。 | 对比文件全文描述的半导体器件是一种具有异质结有源区的MISFET（金属绝缘体半导体场效应晶体管），即MOSFET的一种。其附图（如图3、4）所示的器件结构是平面型。虽然对比文件主要将其称为HDTMOS或DTMOS，但这是MOSFET的一种特殊工作模式（动态阈值MOSFET），其本质结构是平面MOSFET。本领域技术人员能够毫无疑义地认识到这一点。因此，该技术特征被对比文件隐含公开。 |
| **技术特征R**：其特征在于，所述装置是鳍式场效应晶体管(FinFET)。<br>《未公开》 | 无相关描述。对比文件所有实施例和附图均显示为平面器件结构。 | 对比文件未提及任何鳍式（Fin）结构或三维沟道。其所有描述和附图均针对平面型MOSFET器件。因此，该技术特征未被对比文件公开。 |
| **技术特征S**：包括：在基板的重掺杂区的表面上形成扩散势垒区，其中所述扩散势垒区是使用具有第一带隙能量的第一材料形成的<br>《隐含公开》 | [0096] 描述了形成包含碳的Si层（n⟨-⟩Si层28）作为防扩散层，该层位于重掺杂的Si体区22（重掺杂区）之上。 | 对比文件公开了在重掺杂的Si体区（相当于重掺杂区）上形成包含碳的Si层（防扩散层）的工艺。结合对技术特征B和C的分析，该防扩散层可被视为扩散势垒区，且其材料（Si）具有特定的带隙能量（第一带隙能量）。虽然对比文件未明确该工艺步骤的带隙能量属性，但本领域技术人员能够从材料本身推断出。因此，该制造方法特征被对比文件隐含公开。 |
| **技术特征T**：在所述扩散势垒区的表面上形成沟道区，其中所述沟道区使用具有低于所述第一带隙能量的第二带隙能量的第二材料形成<br>《隐含公开》 | [0079] “...a SiGe film 14 epitaxially grown... on the Si buffer layer 13...”，其中SiGe膜14用于形成沟道区24。<br>[0096] 图13显示SiGe沟道区24形成在防扩散层（n⟨-⟩Si层28及间隔层29）之上。 | 对比文件公开了通过外延生长在Si缓冲层/防扩散层上形成SiGe膜（进而形成沟道区）的工艺。SiGe材料的带隙小于Si（防扩散层材料）。因此，该制造方法特征（形成具有更低带隙能量的沟道区在扩散势垒区上）被对比文件隐含公开。 |
| **技术特征U**：蚀刻所述沟道区的特定区域以形成源极区和漏极区<br>《隐含公开》 | [0079] “A source region 20a and a drain region 20b... are provided in regions on both sides of the gate electrode 17 of the semiconductor layer 30...”<br>制造工艺必然涉及对半导体层进行图案化和掺杂以定义源/漏区，这通常包括蚀刻步骤。 | 对比文件公开了器件具有源区和漏区，位于栅极两侧的半导体层中。虽然未详细描述“蚀刻沟道区特定区域”这一具体步骤，但本领域技术人员知晓，在标准MOSFET制造流程中，形成源/漏区通常涉及对沟道区两侧的区域进行蚀刻（或通过离子注入直接形成重掺杂区，但注入前可能需要定义区域）。因此，可以合理推断出该方法步骤。该特征被隐含公开。 |
| **技术特征V**：以及形成背栅触点，所述背栅触点延伸到所述基板的所述重掺杂区中。<br>《直接公开》 | [0079] “...a contact 26 as a conductor member that electrically connects the gate electrode 17 and the Si body region 22 is provided.”<br>制造该接触必然涉及形成延伸到重掺杂体区（Si body region 22）中的导电连接。 | 对比文件明确公开了形成接触26，该接触电连接栅电极和Si体区（重掺杂区）。该接触的形成必然包括在介电层中蚀刻接触孔并沉积导电材料，从而延伸到重掺杂区中。这与目标专利“形成背栅触点，所述背栅触点延伸到所述基板的所述重掺杂区中”的制造方法特征完全对应。因此，该技术特征被对比文件直接公开。 |
| **技术特征W**：进一步包括形成耦合到所述重掺杂区的背栅触点。<br>《直接公开》 | 同技术特征V。 | 此特征与技术特征V实质相同。对比文件公开了形成接触26耦合到重掺杂的Si体区。因此，该技术特征被对比文件直接公开。 |
| **技术特征X**：其特征在于，所述扩散势垒区陷住来自所述重掺杂区的掺杂物。<br>《直接公开》 | [0096] “...suppresses the impurities from diffusing from the Si body region 22 to the SiGe channel region 24.” | 对比文件明确描述了防扩散层（n⟨-⟩Si层28）“抑制（suppresses）”杂质从体区扩散到沟道区。“抑制扩散”在物理机制上即意味着该层能够“陷住（trap）”或阻挡掺杂物的迁移。两者表述不同但技术效果实质相同。因此，该技术特征被对比文件直接公开。 |
| **技术特征Y**：其特征在于，所述扩散势垒区在所述扩散势垒区的较低界面处陷住所述掺杂物，以及其中所述第一材料是砷化镓或者砷化铟镓，并且所述第二材料是砷化铝或砷化铟铝。<br>《未公开》 | 无相关描述。 | 对比文件既未描述扩散势垒区在“较低界面”处陷住掺杂物这一具体机制，也未使用砷化镓（GaAs）、砷化铟镓（InGaAs）、砷化铝（AlAs）或砷化铟铝（InAlAs）这些材料组合。其材料体系（Si， SiGe， SiC）和描述的防扩散机制（含碳层抑制扩散）与此不同。因此，该技术特征未被对比文件公开。 |
| **技术特征Z**：其特征在于，所述扩散势垒区在所述扩散势垒区的较高界面处陷住所述掺杂物，以及其中所述第一材料是硅，并且所述第二材料是砷化铝或砷化铟铝。<br>《未公开》 | 无相关描述。 | 对比文件未描述扩散势垒区在“较高界面”处陷住掺杂物，也未提及第二材料是砷化铝或砷化铟铝。因此，该技术特征未被对比文件公开。 |
<<<A>>><<<D>>><<<E>>><<<J>>><<<P>>><<<V>>><<<W>>><<<X>>>
<<<b>>><<<c>>><<<i>>><<<l>>><<<m>>><<<q>>><<<s>>><<<t>>><<<u>>>