**模型名称：** GPT-4
**目标专利名称：** 257混合单端和差分感测的混合磁阻只读存储器(MRAM)高速缓存CN106463167B
**对比文件名称：** 2007-05-31_US2007121391A_发明申请_US20070121391A1 Magnetoresistive random access memory array
---
### **特征比对表格**
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：混合高速缓存架构，其具有：磁阻随机存取存储器位单元阵列，其具有第一多个磁阻随机存取存储器位单元和耦合至所述第一多个磁阻随机存取存储器位单元的第二多个磁阻随机存取存储器位单元<br>**《隐含公开》** | [0006] 在这样的存储器单元阵列中...单端配置中，形成多个存储单元列。在每个这样的存储单元列中，位线连接一个存储单元和一个选择晶体管...<br>[0007] 在这样的存储单元阵列中，除了存储单元列之外，还提供了参考单元列，其包括物理上与存储单元相同的参考单元，并以相同的单端配置排列以形成单元列...存储单元和参考单元的选择晶体管的控制栅极由单个字线(RWL)连接，形成MRAM阵列的子阵列。<br>[0033] ...这种存储单元阵列可以被称为由这种子阵列组成的大型存储单元阵列的子阵列。 | 对比文件公开了一个MRAM存储单元阵列（[0006], [0007]），该阵列包含多个存储单元列（对应“第一多个MRAM位单元”）和多个参考单元列（对应“第二多个MRAM位单元”），这些列通过共享的字线（RWL）耦合连接，共同构成了一个子阵列（[0033]）。这构成了一个MRAM位单元阵列。虽然对比文件未明确使用“混合高速缓存架构”这一术语，但其描述的MRAM阵列属于存储器技术领域，本领域技术人员知晓MRAM可以用于实现高速缓存。因此，对比文件隐含公开了具有MRAM位单元阵列（包含第一和第二多个MRAM位单元）的架构。 |
| **技术特征B**：以及多个感测放大器，<br>**《直接公开》** | [0008] ...差分感测放大器(SA)6具有三个不同的输入端...<br>[0034] ...列选择器5用于选择并将每个存储单元列连接到差分感测放大器(SA)6... | 对比文件明确描述了在MRAM阵列中使用感测放大器（SA）进行读取操作（[0008], [0034]）。根据图3和上下文，对于一个包含多个存储单元列和参考单元列的子阵列，需要“多个感测放大器”来完成对所有列的读取。因此，该技术特征被对比文件直接公开。 |
| **技术特征C**：其具有差分感测放大器和单端感测放大器，<br>**《未公开》** | [0008] ...差分感测放大器(SA)6... | 对比文件明确且仅公开了使用**差分感测放大器**（[0008]）。尽管其存储单元采用“单端配置”（例如，一个晶体管串联一个MTJ，见[0006]及图2），但感测方案是将一个存储单元列的信号与并联的两个参考单元列的平均信号进行**差分比较**。说明书和附图中均未提及或暗示存在独立工作的**单端感测放大器**（即，将单个存储单元信号与一个固定参考信号进行比较的放大器）。因此，对比文件未公开同时包含差分和单端两种类型感测放大器的配置。 |
| **技术特征D**：其中所述磁阻随机存取存储器位单元阵列是均匀的，<br>**《未公开》** | [0006]-[0007] 描述了包含存储单元列和参考单元列的阵列结构。 | 目标专利说明书[0044]段明确解释“均匀的”是指“磁阻随机存取存储器位单元阵列中的每一列可包括相同数目的磁阻随机存取存储器位单元”。对比文件仅描述了阵列包含存储单元列和参考单元列，但未明确描述所有列（无论是存储单元列还是参考单元列）是否具有**相同数量**的位单元。本领域技术人员无法从对比文件毫无疑义地或通过合理推断得出其阵列是“均匀的”这一特定结构特征。因此，该特征未被公开。 |
| **技术特征E**：其中所述多个感测放大器的配置是不均匀的，<br>**《未公开》** | [0008], [0034] 描述了通过列选择器将选中的存储单元列连接到差分感测放大器的一个输入端，将并联的参考单元列连接到另一个输入端。 | 目标专利的“不均匀配置”核心在于：**部分感测放大器（差分）耦合两个位单元，另一部分感测放大器（单端）耦合一个位单元**（参见说明书[0044]及图3）。对比文件中，所有存储单元列和参考单元列均采用**相同的差分感测方案**，即一个感测放大器比较一个存储单元列信号与两个并联参考单元的平均信号。所有感测放大器的连接和感测模式是**一致且均匀的**。对比文件未公开或暗示存在两种不同耦合方式或工作模式的感测放大器，因此未公开“不均匀的”感测放大器配置。 |
| **技术特征F**：其中所述第一多个磁阻随机存取存储器位单元中的至少一个磁阻随机存取存储器位单元耦合至所述单端感测放大器，<br>**《未公开》** | 无相关描述。 | 由于对比文件未公开“单端感测放大器”（技术特征C），因此自然也**不存在**将任何MRAM位单元耦合至单端感测放大器的技术方案。该特征未被公开。 |
| **技术特征G**：以及其中所述第二多个磁阻随机存取存储器位单元中的至少两个磁阻随机存取存储器位单元耦合至所述差分感测放大器。<br>**《直接公开》** | [0008] ...两个参考单元列...并联耦合...连接到另一个输入（例如“−”输入）...<br>[0034] ...两个参考单元列并联耦合连接到第二输入... | 对比文件明确公开，在差分感测方案中，**两个参考单元**（属于“第二多个MRAM位单元”）**并联耦合**后，共同连接到差分感测放大器的同一个输入端（[0008], [0034]）。这直接公开了“第二多个磁阻随机存取存储器位单元中的至少两个磁阻随机存取存储器位单元耦合至所述差分感测放大器”这一技术特征。 |
| **技术特征H**：其特征在于，所述磁阻随机存取存储器位单元阵列是自旋力矩转移磁阻随机存取存储器阵列。<br>**《未公开》** | 无相关描述。 | 对比文件全文未提及“自旋力矩转移”（Spin Transfer Torque, STT）技术。其编程机制依赖于由字线和位线电流产生的合成磁场（[0004], [0013]），属于场切换MRAM，而非自旋力矩转移切换。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述磁阻随机存取存储器位单元阵列是翻转磁阻随机存取存储器阵列。<br>**《直接公开》** | [0012] 然而，这种情况在基于旋转切换存储单元（“翻转单元”）的存储器阵列中是不正确的...<br>[0013] ...在旋转切换单元中...所谓的“绝热旋转（翻转）切换”... | 对比文件在[0012]和[0013]段明确描述了其MRAM阵列可以基于“旋转切换存储单元（toggle cells）”，并详细解释了其“绝热旋转（翻转）切换”机制。这正是目标专利中所述的“翻转磁阻随机存取存储器（Toggle MRAM）”。因此，该特征被对比文件直接公开。 |
| **技术特征J**：其特征在于，所述单端感测放大器进一步耦合至参考单元。<br>**《未公开》** | [0008] ...两个参考单元列...并联耦合...连接到另一个输入（例如“−”输入）...（差分感测放大器） | 对比文件公开了**差分感测放大器**耦合至参考单元（两个并联）。但技术特征J明确限定的是**单端感测放大器**耦合至参考单元。由于对比文件未公开单端感测放大器（技术特征C），因此该耦合关系也无从谈起。该特征未被公开。 |
| **技术特征K**：其特征在于，所述磁阻随机存取存储器位单元阵列中具有耦合至所述单端感测放大器的第一多个磁阻随机存取存储器位单元的部分慢于所述磁阻随机存取存储器位单元阵列中具有耦合至所述差分感测放大器的第二多个磁阻随机存取存储器位单元的部分。<br>**《未公开》** | 无相关描述。 | 对比文件仅涉及一种感测方案（差分感测），未对不同部分（单端感测部分与差分感测部分）的存取速度进行比较或暗示。因此，无法从对比文件中得出或推断出关于“单端感测部分慢于差分感测部分”这一性能特征。该特征未被公开。 |
| **技术特征L**：其中所述混合高速缓存架构被集成到至少一个半导体管芯中。<br>**《隐含公开》** | [0001] 本发明涉及非易失性半导体存储器芯片...<br>[0002] ...用于半导体集成电路的磁阻随机存取存储器阵列... | 对比文件在背景和发明内容中明确指出其MRAM阵列用于“半导体存储器芯片”和“半导体集成电路”（[0001], [0002]）。本领域技术人员公知，实现此类半导体存储器芯片或集成电路必然需要将其制造并集成在至少一个半导体管芯上。因此，该技术特征被对比文件隐含公开。 |
<<<B>>><<<G>>><<<I>>><<<a>>><<<l>>>