**对比文件名称**：2014-05-14_JP5492324B_发明专利_JP5492324B1 Processor system
**目标专利名称**：混合单端和差分感测的混合磁阻只读存储器(MRAM)高速缓存 CN106463167B
**模型名称**：深度求索 DeepSeek
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：混合高速缓存架构，其具有：磁阻随机存取存储器位单元阵列，其具有第一多个磁阻随机存取存储器位单元和耦合至所述第一多个磁阻随机存取存储器位单元的第二多个磁阻随机存取存储器位单元**<br>《直接公开》 | “[0006] ...容量可変メモリは、複数の基本単位を有し、各基本単位が１つのセルトランジスタと１つの抵抗変化素子を備えるメモリセルアレイと...”（[0006] ...容量可变存储器，具有多个基本单位，各基本单位具有一个单元晶体管和一个电阻变化元件的存储器单元阵列...）<br>“[2] ...容量可変ＳＴＴ−ＭＲＡＭは、容量可変ＳＴＴ−ＭＲＡＭと称する...”（[2] ...容量可变STT-MRAM，称为容量可变STT-MRAM...） | 对比文件公开了作为缓存存储器使用的容量可变STT-MRAM，其核心是包含多个基本存储单元（1T-1MTJ）的存储器单元阵列（メモリセルアレイ）。这些基本存储单元即MRAM位单元，它们共同构成了一个MRAM位单元阵列。目标专利中“第一多个”和“第二多个”位单元是功能上的划分，而对比文件的阵列中包含了所有用于存储数据的位单元，本质上公开了“具有...磁阻随机存取存储器位单元阵列”这一技术特征。 |
| **B：以及多个感测放大器，**<br>《直接公开》 | “[2] 図２は...センスアンプ２は、ビット線ＢＬｊの電位とリファレンス電位Ｒｅｆとを比較し...”（[2] 图2是...感测放大器2，比较位线BLj的电位和参考电位Ref...）<br>“[2] 図５は...センスアンプ２は、ビット線ＢＬｊの電位とビット線ｂＢＬｊの電位とを比較し...”（[2] 图5是...感测放大器2，比较位线BLj的电位和位线bBLj的电位...） | 对比文件在图2和图5及其说明中，明确公开了用于从存储器单元阵列读取数据的感测放大器（センスアンプ）。该感测放大器是存储器系统中必不可少的组成部分，用于放大并判别存储单元的状态。因此，对比文件直接公开了“多个感测放大器”这一特征。 |
| **C：其具有差分感测放大器和单端感测放大器，**<br>《直接公开》 | “[2] ...１Ｔ−１ＭＴＪセルモードでは、リードメカニズムとしてリファレンス電位Ｒｅｆを使用する（with reference）。これに対し、２Ｔ−２ＭＴＪセルモード、及び、４Ｔ−４ＭＴＪセルモードでは、リードメカニズムとして差動読み出しを採用するため、リファレンス電位Ｒｅｆを使用しない（without reference）。”（[2] ...在1T-1MTJ单元模式中，使用参考电位Ref作为读取机制（使用参考）。与此相对，在2T-2MTJ单元模式和4T-4MTJ单元模式中，采用差分读取作为读取机制，因此不使用参考电位Ref（不使用参考）。） | 对比文件明确区分了两种读取机制：1）使用参考电位（即与一个参考值比较）的读取，这对应于单端感测；2）差分读取（差動読み出し），即比较两个存储单元的信号，这对应于差分感测。结合对比文件对感测放大器（センスアンプ）的公开，本领域技术人员能够毫无疑义地得出，该系统包含了用于实现这两种读取机制的感测放大器，即单端感测放大器和差分感测放大器。因此，该特征被直接公开。 |
| **D：其中所述磁阻随机存取存储器位单元阵列是均匀的，**<br>《直接公开》 | “[2] ...メモリセルＭＣは、セルトランジスタ（ＦＥＴ）Ｔ及びＭＴＪ素子Ｒを備える。”（[2] ...存储器单元MC具备单元晶体管（FET）T和MTJ元件R。）<br>（结合全文，所有基本存储单元均为1T-1MTJ结构） | 目标专利说明书[0030]和附图3表明，“均匀的”指整个阵列中的MRAM位单元在物理结构和类型上是相同的。对比文件的核心在于通过改变用于存储一个数据位的物理单元数量（即操作模式）来改变性能，但其存储器单元阵列的基本构成单元始终是相同的1T-1MTJ结构（参见对图1、4、7的描述）。阵列在物理上是均匀的，变化的是逻辑上的组合方式和感测方法。因此，对比文件直接公开了“磁阻随机存取存储器位单元阵列是均匀的”这一特征。 |
| **E：其中所述多个感测放大器的配置是不均匀的，**<br>《直接公开》 | “[2] ...モードセレクタ１Ｂは、１ビット（データ）の書き込み／読み出しを行う基本単位（セル構成）を変化させる役割を有する。”（[2] ...模式选择器1B具有改变进行1位（数据）写入/读取的基本单位（单元构成）的作用。）<br>结合图8及表1，不同模式下，一个感测放大器所连接并用于感测一个数据位的物理单元数量不同（1个、2个或4个）。 | “感测放大器的配置不均匀”在目标专利中指不同感测放大器所连接的位单元数量不同（例如图3中，差分感测放大器连接4个单元，单端感测放大器各连接2个单元）。对比文件中，通过模式选择器改变“基本单位”，实质就是改变了每个感测放大器在读取一个数据位时所连接的物理存储单元的数量和方式（在1T-1MTJ模式下连接1个单元+参考单元；在2T-2MTJ模式下连接2个单元进行差分比较）。这种根据模式动态改变或静态设定不同连接关系的配置，正是一种“不均匀的配置”。因此，该特征被直接公开。 |
| **F：其中所述第一多个磁阻随机存取存储器位单元中的至少一个磁阻随机存取存储器位单元耦合至所述单端感测放大器，**<br>《直接公开》 | “[2] ...１Ｔ−１ＭＴＪセルモードでは...モードセレクタＳＥＬ０は、ビット線ＢＬ０の電位Ｖ ＢＬ０を選択し...モードセレクタＳＥＬ１は、リファレンス電位Ｒｅｆを選択し...”（[2] ...在1T-1MTJ单元模式中...模式选择器SEL0选择位线BL0的电位V_BL0...模式选择器SEL1选择参考电位Ref...） | 在对比文件公开的1T-1MTJ模式（即单端感测模式）下，一个被选中的MRAM位单元（通过其位线BL0）被连接（通过模式选择器）至感测放大器的一个输入端，而感测放大器的另一个输入端连接参考电位。这明确公开了“至少一个MRAM位单元耦合至单端感测放大器”的技术特征。 |
| **G：以及其中所述第二多个磁阻随机存取存储器位单元中的至少两个磁阻随机存取存储器位单元耦合至所述差分感测放大器。**<br>《直接公开》 | “[2] ...２Ｔ−２ＭＴＪセルモードでは...モードセレクタＳＥＬ０は、ビット線ＢＬ０の電位Ｖ ＢＬ０を選択し...モードセレクタＳＥＬ１は、ビット線ＢＬ１の電位Ｖ ＢＬ１を選択し...”（[2] ...在2T-2MTJ单元模式中...模式选择器SEL0选择位线BL0的电位V_BL0...模式选择器SEL1选择位线BL1的电位V_BL1...）<br>“[2] ...４Ｔ−４ＭＴＪセルモードでは...読み出し電流Ｉｒは、選択されたメモリセルＭＣ内の４つのＭＴＪ素子Ｒ０，Ｒ１，Ｒ２，Ｒ３に流れる。”（[2] ...在4T-4MTJ单元模式中...读取电流Ir流经所选存储器单元MC内的四个MTJ元件R0，R1，R2，R3。） | 对比文件公开了两种差分感测模式。在2T-2MTJ模式下，两个存储互补数据的MRAM位单元（通过位线BL0和BL1）被连接至差分感测放大器的两个输入端。在4T-4MTJ模式下，四个MRAM位单元被共同用于存储一个数据位并进行差分感测。这两种情况都满足了“至少两个磁阻随机存取存储器位单元耦合至所述差分感测放大器”的技术特征。因此，该特征被直接公开。 |
| **H：其特征在于，所述磁阻随机存取存储器位单元阵列是自旋力矩转移磁阻随机存取存储器阵列。**<br>《直接公开》 | “[2] ...例えば、キャッシュメモリへの適用が最も有力視されているSpin Transfer Torque（ＳＴＴ）−ＭＲＡＭの実施例について説明する。”（[2] ...例如，对最有望应用于高速缓存的Spin Transfer Torque (STT)-MRAM的实施例进行说明。）<br>全文以“容量可変ＳＴＴ−ＭＲＡＭ”为核心进行描述。 | 对比文件明确其描述的实施例是针对STT-MRAM（自旋转移力矩磁阻随机存取存储器）的，并且全文将其作为“容量可変ＳＴＴ−ＭＲＡＭ”进行讨论。因此，对比文件直接公开了MRAM位单元阵列是自旋力矩转移磁阻随机存取存储器（STT-MRAM）阵列这一特征。 |
| **I：其特征在于，所述磁阻随机存取存储器位单元阵列是翻转磁阻随机存取存储器阵列。**<br>《未公开》 | 对比文件全文未提及“翻转磁阻随机存取存储器”或类似概念。 | 对比文件仅公开了STT-MRAM，未提及任何关于“翻转磁阻随机存取存储器（Toggle MRAM）”的内容。本领域技术人员无法从对比文件中直接或隐含地得出该技术特征。因此，该特征未被公开。 |
| **J：其特征在于，所述单端感测放大器进一步耦合至参考单元。**<br>《直接公开》 | “[2] ...１Ｔ−１ＭＴＪセルモードでは、リードメカニズムとしてリファレンス電位Ｒｅｆを使用する（with reference）。”（[2] ...在1T-1MTJ单元模式中，使用参考电位Ref作为读取机制（使用参考）。）<br>“[2] ...リファレンスセルＲＣは、パラレル状態（Ｐ）のＭＴＪ素子Ｒ Ｐとアンチパラレル状態（ＡＰ）のＭＴＪ素子Ｒ ＡＰを備えることにより、リファレンス電位Ｒｅｆを生成する。”（[2] ...参考单元RC具备平行状态(P)的MTJ元件R_P和反平行状态(AP)的MTJ元件R_AP，从而生成参考电位Ref。） | 对比文件在描述单端感测（1T-1MTJ模式）时，明确说明需要使用参考电位（Ref），并且该参考电位是由一个专门的参考单元（リファレンスセル）生成的。该参考单元耦合至感测放大器，用于提供比较基准。这完全公开了“单端感测放大器进一步耦合至参考单元”的技术特征。 |
| **K：其特征在于，所述磁阻随机存取存储器位单元阵列中具有耦合至所述单端感测放大器的第一多个磁阻随机存取存储器位单元的部分慢于所述磁阻随机存取存储器位单元阵列中具有耦合至所述差分感测放大器的第二多个磁阻随机存取存储器位单元的部分。**<br>《直接公开》 | “[2] 表１...” （[2] 表1...）（表1比较了不同模式的特性）<br>结合表1及上下文描述，1T-1MTJ模式（单端感测）的读取速度最慢，2T-2MTJ模式（差分感测）次之，4T-4MTJ模式（差分感测）最快。文中也提及“読み出しマージン”和速度的差异。 | 对比文件的表1及相应描述清晰地展示了性能权衡：使用单端感测的1T-1MTJ模式虽然容量密度最大，但感测裕度（Sense Margin）低，意味着读取判断慢、延迟大；而使用差分感测的2T-2MTJ和4T-4MTJ模式感测裕度更高（分别为Middle和High），读取速度更快。这直接公开了采用单端感测的部分（对应1T-1MTJ模式）慢于采用差分感测的部分（对应2T-2MTJ和4T-4MTJ模式）这一技术特征。 |
| **L：其中所述混合高速缓存架构被集成到至少一个半导体管芯中。**<br>《隐含公开》 | “[2] ...近年、スマートフォンに代表されるような携帯機器に搭載されるプロセッサの高性能化が急速に進んでおり...”（[2] ...近年来，以智能手机为代表的移动设备所搭载的处理器高性能化迅速发展...）<br>“[2] ...ＳＴＴ−ＭＲＡＭが最も実用化に近い不揮発メモリとして注目されている。その理由は...低電力向けＣＭＯＳロジックプロセスとの高い親和性などがある。”（[2] ...STT-MRAM作为最接近实用的非易失性存储器受到关注。其理由是...与低功耗CMOS逻辑工艺的高亲和性等。） | 对比文件将所述容量可变STT-MRAM定位为用于移动处理器（如智能手机）的缓存存储器，并强调其与CMOS工艺的亲和性。本领域技术人员公知，此类现代移动处理器及其缓存存储器均以集成电路的形式制造并集成在半导体管芯（如硅芯片）上。虽然对比文件未明确写出“集成到半导体管芯中”的字样，但根据其描述的应用场景和技术背景，本领域技术人员能够毫无疑义地、合理地推断出该混合高速缓存架构必然被集成在至少一个半导体管芯中。因此，该特征被隐含公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<H>>><<<J>>><<<K>>><<<l>>>