返回项目页面
对比文件列表
1995-10-03_None_发明专利_JPH07253960A Ipl system in multiprocessor system_+++A_B_C_D_F_G_H_I_e+++.docx
2026-03-19 23:29
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E_a_c_h+++.docx
2026-03-19 23:29
1999-10-15_None_发明专利_JPH11282686A Network computer system_+++A+++.docx
2026-03-19 23:29
1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++C_D_a_b_e_f_h_j+++.docx
2026-03-19 23:29
2000-01-21_JP2000020492A_发明专利_JP2000020492A Method for downloading program to sub cpu and nc device therefor_+++a_e+++.docx
2026-03-19 23:29
2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++D_E_a_c+++.docx
2026-03-19 23:29
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++C_D_G_a_b_e_f_h+++.docx
2026-03-19 23:29
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++A_D_b_c_e_f_g+++.docx
2026-03-19 23:29
2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx
2026-03-19 23:29
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++H_a_b_c_d+++.docx
2026-03-19 23:29
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++G_a_c_d+++.docx
2026-03-19 23:29
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_b_h+++.docx
2026-03-19 23:29
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++C_G_a_d_f+++.docx
2026-03-19 23:29
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i_j+++.docx
2026-03-19 23:29
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++A_D_E_b_c_h_i_j+++.docx
2026-03-19 23:29
2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_D_a_e_j+++.docx
2026-03-19 23:29
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++C_E_G_a_d+++.docx
2026-03-19 23:29
EP2550603A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_J_i+++.docx
2026-03-19 23:29
EP2788870A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_I+++.docx
2026-03-19 23:29
US2010077130A1_Description_20260309_2138_+++D_a+++.docx
2026-03-19 23:29
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E_a_c_h+++.docx

好的,作为一名资深专利代理师,我将根据您提供的目标专利说明书、权利要求和对比文件,进行详细的创造性评估。

**对比文件名称:** 1996-06-21_None_发明专利_JPH08161283A Plural processor systems

**目标专利名称:** 在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN105718419B

**本次调用模型名称:** DeepSeek

---

### **特征比对表格**

技术特征描述及公开性判断结果对比文件原文引用(翻译)公开性论述
**技术特征A:** 所述方法包括:由所述次要处理器初始化与所述主要处理器的通信 <br> **判断结果:** 《隐含公开》说明书第[0025]段:“スレーブ側のCPU22は電源投入後ステツプSP10から入り、リセツト信号RSTの受信によつて続くステツプSP11でリセツト状態になり、動作を停止する。そしてスレーブ側のCPU22はリセツト信号RSTが解除されると続くステツプSP12でリセツト状態を解除する。” (从处理器22在通电后从步骤SP10进入,通过接收复位信号RST,在接下来的步骤SP11中进入复位状态并停止操作。然后,当复位信号RST被解除时,从处理器22在接下来的步骤SP12中解除复位状态。)对比文件描述了在系统上电后,从处理器(次要处理器)处于复位状态,等待主处理器(主要处理器)解除复位。解除复位后,从处理器开始操作。这一过程,本领域技术人员可以毫无疑义地理解为从处理器准备并开始与主处理器进行交互,即“初始化通信”。虽然对比文件未使用“初始化通信”这一术语,但该行为是为后续接收引导代码和数据做准备的必要前提和隐含步骤,其作用与目标专利中次要处理器启动加载流程的作用相同。因此,该技术特征被对比文件隐含公开。
**技术特征B:** 由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头 <br> **判断结果:** 《未公开》说明书第[0023]、[0026]段描述了由从处理器(22)向主处理器(21)发出“追加コード転送要求”(附加代码传输请求)。例如第[0026]段:“スレーブ側のCPU22はステツプSP15で追加コード転送要求を転送要求待ち状態にあるマスタ側のCPU21に対して出力した後...”。**直接公开判断:** 对比文件确实公开了从处理器向主处理器发送“附加代码传输请求”。然而,目标专利中的“图像标头”是包含片段布局、大小、目标地址等元数据的特定数据结构,用于指导后续数据的分散加载。对比文件中的“附加代码传输请求”是一个通用的、用于请求传输更多程序代码的指令,并未限定或暗示该请求专门用于请求传输一个作为元数据容器的“图像标头”。<br>**隐含公开判断:** 本领域技术人员从对比文件中无法必然且合理地推断出该“传输请求”是专门用于请求“图像标头”的。对比文件的系统架构和工作流程(先由主处理器主动写入引导代码/“boot code”,再从处理器请求“附加代码”)并未体现出目标专利中“先请求并处理标头,再基于标头信息请求数据”这种精细的、由标头驱动的分散加载控制逻辑。因此,该技术特征既未被直接公开,也未被隐含公开。
**技术特征C:** 所述可执行软件图像包括所述图像标头和至少一个数据片段 <br> **判断结果:** 《隐含公开》说明书第[0017]、[0022]段:“ROM24に...スレーブ側のCPU22を動作させるプログラムコード(リセツト解除後にCPU22が読み出して実行するブートコードを含む)が格納されている。” (ROM24中存储有...用于操作从处理器CPU22的程序代码(包括CPU22在复位解除后读取并执行的引导代码)。)“このとき書き込まれるブートコードには、スレーブ側のCPU22がデユアルポートRAM23に書き込まれているコードをRAM27にコピーすると共に...情報が含まれている。” (此时写入的引导代码中,包含有从处理器CPU22将双端口RAM23中写入的代码复制到RAM27中...的信息。)对比文件中的“プログラムコード”(程序代码)可被视为一个“可执行软件图像”。其中,首先被加载和执行的“ブートコード”(引导代码)实质上承担了初始化、设置和启动后续加载流程的作用。本领域技术人员可以合理推断,这个“引导代码”中包含了如何处置后续数据(即“附加代码”)的指令或信息,这在一定程度上类似于“图像标头”的功能(即包含控制信息)。而后续传输的“附加代码”则对应于“数据片段”。因此,从整体软件图像由控制部分(引导代码)和数据部分(附加代码)组成的角度来看,该技术特征被对比文件隐含公开。
**技术特征D:** 由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段 <br> **判断结果:** 《直接公开》说明书第[0025]段:“スレーブ側のCPU22はステツプSP13においてデユアルポートRAM23からブートコードを読み出し...” (从处理器CPU22在步骤SP13中从双端口RAM23读取引导代码...)。第[0027]段:“スレーブ側のCPU22はマスタ側から読み出し要求が発生すると、続くステツプSP16に移り、デユアルポートRAM23上のコードをRAM27にコピーし...” (当从主处理器产生读取请求时,从处理器CPU22移至接下来的步骤SP16,将双端口RAM23上的代码复制到RAM27...)。对比文件明确记载了从处理器(次要处理器)从双端口RAM(作为主、从处理器之间的共享接口/通信媒介)中读取“引导代码”(对应于图像标头),并在主处理器发出“读取请求”后,读取“附加代码”(对应于至少一个数据片段)。虽然数据暂存于共享的双端口RAM中,但“接收”这一动作是明确发生的。其作用与目标专利中次要处理器接收数据的作用相同,都是获取待执行的代码。因此,该技术特征被对比文件直接公开。
**技术特征E:** 由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段 <br> **判断结果:** 《直接公开》说明书第[0026]、[0027]段:“スレーブ側のCPU22は、続くステツプSP14においてデユアルポートRAM23上のコードをRAM27にコピーし...” (从处理器CPU22,在接下来的步骤SP14中,将双端口RAM23上的代码复制到RAM27...)。“デユアルポートRAM23上のコードをRAM27にコピーし” (将双端口RAM23上的代码复制到RAM27)。对比文件明确且反复地描述了从处理器(次要处理器)将双端口RAM(作为数据来源)中的代码“复制”到其自身的RAM27(系统存储器)中。RAM27就是从处理器的工作存储器,代码被存储在其中以备执行,这构成了“在系统存储器的目标位置中存储数据片段”。虽然对比文件使用的是“复制”一词,而目标专利强调“直接存储”,但在此上下文中,从处理器从其接口(双端口RAM一侧)读取数据并写入自身RAM的操作,就是“直接存储”的一种实现方式。其作用与目标专利相同,都是将可执行代码最终存放到次要处理器自己的易失性存储器中。因此,该技术特征被对比文件直接公开。
**技术特征F:** 所述目标位置由所述次要处理器根据所述图像标头分配 <br> **判断结果:** 《未公开》说明书第[0022]、[0025]段提到引导代码(boot code)中包含将双端口RAM中的代码复制到RAM27的指令,但未说明目标位置(RAM27中的地址)是根据引导代码中的信息动态分配的。地址解码器28将双端口RAM映射到从处理器的固定地址范围(如FFFF0h),这是硬件预设的,而非由软件根据标头分配。**直接公开判断:** 对比文件完全没有提及“图像标头”这一概念,更未提及次要处理器根据图像标头中的信息(如片段地址、大小)来动态分配或确定其在自身系统存储器中的存储位置。<br>**隐含公开判断:** 对比文件中的引导代码(boot code)虽然包含复制指令,但其指示的目标位置(RAM27)是预设的或由该引导代码自身逻辑固定的。整个加载过程没有体现出目标专利的核心思想:通过一个先传送的、描述数据布局的“图像标头”来灵活地指导后续多个数据片段分散存储到不同的、非连续的存储器地址。这是目标专利实现“直接分散加载”、避免中间缓冲的关键。对比文件的架构(通过共享RAM中转)和流程(逐段复制到大致固定的工作区)无法隐含推导出这种由标头驱动的动态地址分配机制。因此,该技术特征未被公开。
**技术特征G:** 其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置 <br> **判断结果:** 《未公开》无相应内容。对比文件未描述引导代码或任何标头结构包含“图像大小”或“图像数据在存储器中所处的位置”这类元数据信息。对比文件完全没有公开任何关于“图像标头”具体内容的信息,特别是包含图像大小和存储器地址位置这类用于指导分散加载的关键元数据。这是目标专利实现其发明目的(直接分散加载)的核心技术特征,在对比文件中毫无记载或暗示。因此,该技术特征未被公开。
**技术特征H:** 进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求 <br> **判断结果:** 《隐含公开》说明书第[0026]段:“スレーブ側のCPU22はステツプSP15で追加コード転送要求を転送要求待ち状態にあるマスタ側のCPU21に対して出力した後...”。第[0027]段:“受信するコードがまだある場合には再びステツプSP15に戻つて同様の処理を繰り返し”。对比文件明确描述了从处理器(次要处理器)在需要更多代码时,会向主处理器(主要处理器)发送“附加代码传输请求”。并且,在流程中(图3,步骤SP15-SP17),这个请求-接收-再请求的过程会循环进行,直到所有代码传输完毕。这实质上对应于“用于每个数据片段的传输请求”行为,尽管对比文件中的“数据片段”概念是“附加代码块”。其作用与目标专利中次要处理器主动请求数据、控制传输流程的作用相似。因此,该技术特征被对比文件隐含公开。
**技术特征I:** 其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息 <br> **判断结果:** 《未公开》无相应内容。对比文件仅提及“附加代码传输请求”,但未公开该请求消息的具体内容或格式,更没有提及其中包含“图像识别、数据偏移以及数据长度”这些具体的参数信息。对比文件完全没有公开传输请求消息的具体内容。目标专利中限定的“图像识别、数据偏移、数据长度”是用于精确请求特定数据片段的详细信息,这是实现高效、精准的直接分散加载的重要细节。对比文件的描述停留在“请求更多代码”这一较高层级,本领域技术人员无法从中推断出请求消息包含如此具体和结构化的参数。因此,该技术特征未被公开。
**技术特征J:** 进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址 <br> **判断结果:** 《未公开》对比文件描述了将代码从双端口RAM“复制”到RAM27,但未描述在接收数据前,预先将RAM27中的某个地址范围“设置为接收缓冲器”这一明确的配置动作。在对比文件的上下文中,RAM27是工作存储器,复制操作的目标地址是由复制指令(在引导代码中)或程序逻辑决定的,并非一个在接收数据流前由硬件或驱动专门设置的“接收缓冲器”。**直接公开判断:** 对比文件没有“设置接收缓冲器”这一步骤的明确记载。<br>**隐含公开判断:** 目标专利中“设置接收缓冲器”通常与DMA(直接存储器访问)或类似硬件散加载控制器相关联,目的是让硬件能够自动将到达接口的数据直接存入指定内存地址,无需CPU干预拷贝。对比文件虽然提到了DMA作为可能的替代方案(第[0037]段),但在其具体实施例中,数据是通过CPU执行复制指令从共享RAM搬运到本地RAM的。这个过程涉及CPU的主动拷贝,而非预先设置一个硬件“接收缓冲器地址”让数据自动流入。两种机制有本质区别。因此,对比文件无法隐含公开目标专利中这一与硬件散加载控制器紧密相关的特定技术特征。

---

**结论代码:** <<<D>>><<<E>>><<<a>>><<<c>>><<<h>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE