返回项目页面
对比文件列表
1995-10-03_None_发明专利_JPH07253960A Ipl system in multiprocessor system_+++A_B_C_D_F_G_H_I_e+++.docx
2026-03-19 23:29
1996-06-21_None_发明专利_JPH08161283A Plural processor systems_+++D_E_a_c_h+++.docx
2026-03-19 23:29
1999-10-15_None_发明专利_JPH11282686A Network computer system_+++A+++.docx
2026-03-19 23:29
1999-11-02_US5978589A_发明授权_US5978589A Loading method of base station system in digital cellular system_+++C_D_a_b_e_f_h_j+++.docx
2026-03-19 23:29
2000-01-21_JP2000020492A_发明专利_JP2000020492A Method for downloading program to sub cpu and nc device therefor_+++a_e+++.docx
2026-03-19 23:29
2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade_+++D_E_a_c+++.docx
2026-03-19 23:29
2003-02-07_JP2003036251A_发明专利_JP2003036251A Signal processor_+++C_D_G_a_b_e_f_h+++.docx
2026-03-19 23:29
2003-05-22_US2003097487A_发明申请_US20030097487A1 Common boot environment for a modular server system_+++A_D_b_c_e_f_g+++.docx
2026-03-19 23:29
2006-07-27_WO2006077068A_发明申请_WO2006077068A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_f_h+++.docx
2026-03-19 23:29
2007-07-19_JP2007183705A_发明专利_JP2007183705A Multiprocessor system_+++H_a_b_c_d+++.docx
2026-03-19 23:29
2007-10-04_KR1020070097538A_发明公开_KR1020070097538A 운영체제에 친숙한 부트로더_+++G_a_c_d+++.docx
2026-03-19 23:29
2007-10-17_EP1844394A_发明公开_EP1844394A2 OPERATING-SYSTEM-FRIENDLY BOOTLOADER_+++C_D_G_a_b_h+++.docx
2026-03-19 23:29
2008-01-16_CN101107592A_发明公开_CN101107592A 操作系统友好引导加载器_+++C_G_a_d_f+++.docx
2026-03-19 23:29
2008-07-10_US2008168443A_发明申请_US20080168443A1 Virtual Devices Using a Plurality of Processors_+++a_b_c_d_e_f_g_h_i_j+++.docx
2026-03-19 23:29
2008-11-04_US7447846B_发明授权_US07447846B2 Non-volatile memory sharing apparatus for multiple processors and method thereof_+++A_D_E_b_c_h_i_j+++.docx
2026-03-19 23:29
2009-08-13_US2009204751A_发明申请_US20090204751A1 MULTIPROCESSOR SYSTEM AND PORTABLE TERMINAL USING THE SAME_+++C_D_a_e_j+++.docx
2026-03-19 23:29
2009-11-26_None_发明专利_JPWO2008001671A1 マルチプロセッサシステム、マルチプロセッサシステムを使用した携帯端末_+++C_E_G_a_d+++.docx
2026-03-19 23:29
EP2550603A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_J_i+++.docx
2026-03-19 23:29
EP2788870A1_Description_20260309_2138_+++A_B_C_D_E_F_G_H_I+++.docx
2026-03-19 23:29
US2010077130A1_Description_20260309_2138_+++D_a+++.docx
2026-03-19 23:29
US2010077130A1_Description_20260309_2138_+++D_a+++.docx

对比文件名称:US2010077130A1_Description_20260309_2138

目标专利名称:266在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN105718419B

本次调用的模型名称:深度思考与分析模型

### 特征比对表格

技术特征描述以及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:所述方法包括:由所述次要处理器初始化与所述主要处理器的通信<br>**判断结果**:《隐含公开》[0124] “Referring to FIG. 12, when the power source is applied to multiprocessor system referred to in FIG. 3, the first, second and third processors 100, 200 and 600 read a first boot loader from their own respective ROM memories 110, 210 and 610.”<br>[0135] “In the steps S1 and S2 of FIG. 12, the third processor 600 applies reset signals RESET0 and RESET1 to the first and second processors 100 and 200 through the line L10 to prevent a booting time out of the first and second processors 100 and 200.”<br>[0136] “In a step S6, the third processor 600 releases a reset of the second processor 200, and then reads the second boot loader of the second processor 200 stored in an area 331 of the flash memory 300 in a step S10. In a step S11, the third processor 600 transmits the second boot loader read in the step S10, to the second processor 200 sequentially through UART/SPI lines L20 and L21 of FIG. 3.”对比文件公开了多处理器系统(包含处理器100、200、600)在加电后,处理器从各自的ROM执行第一引导加载程序进行初始化。在引导过程中,第三处理器(600)通过串行通信线(UART/SPI)向第二处理器(200)和第一处理器(100)传送第二引导加载程序(见步骤S11、S22)。要进行此类通信,通信链路必须被初始化。虽然对比文件未明确记载“由第二处理器(200)初始化与第三处理器(600)的通信”,但本领域技术人员知晓,在加电后处理器执行引导代码并准备通过串行接口(如UART/SPI)接收数据前,必然包含初始化该通信接口的步骤,这是建立通信的基础。因此,可以合理推断次要处理器(对应于对比文件中的第二处理器200)在执行其引导程序(第一引导加载程序)时,会初始化与提供引导数据的处理器(对应于对比文件中的第三处理器600,其在此上下文中扮演了“主要处理器”提供引导数据的角色)的通信。该特征被隐含公开。
**技术特征B**:由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头<br>**判断结果**:《未直接或隐含公开》[0136] “In a step S4, ... reads the second boot loader stored in the area 321...”<br>[0136] “In a step S10, ... reads the second boot loader of the second processor 200 stored in an area 331 of the flash memory 300...”<br>[0139] “In a step S24, the third processor 600 reads software, e.g., MODEM software, of the first processor 100 stored in the area 313 of the flash memory 300...”对比文件公开了第三处理器(600)主动从非易失性存储器(300)中读取第二引导加载程序或软件,并通过串行通信发送给第一和第二处理器(步骤S11, S22)。这个过程是由第三处理器(数据提供方)发起和控制的,例如它读取数据并发送。目标专利的特征B明确要求“由次要处理器指令主要处理器传送图像标头”,这是一种由接收方(次要处理器)驱动的请求/指令机制。对比文件中没有任何内容表明第一或第二处理器(作为接收方)向第三处理器(作为提供方)发送指令或请求,要求其传送图像标头。数据传送的发起和控制方是第三处理器。因此,对比文件没有公开,也未隐含公开由次要处理器指令主要处理器传送图像标头的技术特征。
**技术特征C**:,所述可执行软件图像包括所述图像标头和至少一个数据片段<br>**判断结果**:《未直接或隐含公开》[0135] “The second boot loader is a program to operate an operating system of the respective processors...”<br>[0136] “...reads the second boot loader...”; “...reads software, e.g., OS, of the second processor 200...”; “...reads software, e.g., MODEM software, of the first processor 100...”对比文件公开了从闪存(300)读取并传送“第二引导加载程序”和“软件”(如操作系统、调制解调器软件)。这些“第二引导加载程序”和“软件”可以被理解为一种可执行软件图像。然而,对比文件全文没有提及这些可执行软件图像具有“图像标头”和“至少一个数据片段”的内部结构。目标专利说明书强调其可执行软件图像是“多片段图像”(第0028段, 0030段),例如ELF格式,包含图像标头(含有片段加载信息)和多个数据片段。对比文件没有描述其引导程序或软件图像具有这种分段的、带加载信息标头的格式。因此,该技术特征未被对比文件公开。
**技术特征D**:由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段<br>**判断结果**:《直接公开》[0136] “In a step S11, the third processor 600 transmits the second boot loader read in the step S10, to the second processor 200 sequentially through UART/SPI lines L20 and L21 of FIG. 3.”<br>[0139] “...transmits the second boot loader to the UART/SPI L22 in a step S22.”对比文件明确记载了第二处理器(200)通过串行通信线(L21)从第三处理器(600)接收“第二引导加载程序”(步骤S11),以及第一处理器(100)通过串行通信线(L22)从第三处理器(600)接收“第二引导加载程序”(步骤S22)。这里的“第二引导加载程序”就是一种用于接收处理器的“可执行软件图像”。虽然对比文件未明确该图像包含“图像标头”,但“第二引导加载程序”作为一个完整的可执行程序,本领域技术人员可以理解其在存储和传输时必然具有一定的格式或头部信息来标识和描述其内容。更重要的是,特征D的核心在于“接收可执行软件图像”这一行为,该行为已被对比文件明确公开。第三处理器(600)作为存储和提供引导数据的源头,在此上下文中相当于目标专利中存储可执行软件图像的“主要处理器”;而接收数据的第二处理器(200)或第一处理器(100)则相当于“次要处理器”。因此,技术特征D被直接公开。
**技术特征E**:以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段,<br>**判断结果**:《未直接或隐含公开》[0136] “In a step S13, the third processor 600 reads software, e.g., OS, of the second processor 200, stored in an area 333 of the flash memory 300, and writes the read software to the shared memory area 11 of the second DRAM 500 in a step S14. Then, the second processor 200 executes (EXE1) its own booting operation by reading the OS written to the second DRAM 500 in a step S15.”<br>[0139] “In a step S25, ...writes the read software to the shared memory area 11 of the memory link architecture 700... Thus, the second processor reads the software written to the second DRAM 500 in a step S26, then writes the read software to the shared memory area of the first DRAM 400 in a step S27. Subsequently, the first processor 100 reads the software written to the bank B11 as the shared memory area of the first DRAM 400 in a step S28...”目标专利的特征E强调“直接存储”,其核心在于避免中间缓冲,将数据片段从通信接口直接存放到系统存储器的最终目标位置(参见说明书第0058段)。在对比文件中,数据的存储路径是:第三处理器(600)从闪存读取数据,然后写入到**共享存储区**(第二DRAM 500的共享区11)(步骤S14, S25)。随后,目标处理器(第二处理器200或第一处理器100)再从该**共享存储区**读取数据来执行引导(步骤S15, S28)。这里存在一个明显的中间存储步骤:数据首先被第三处理器写入共享DRAM,然后才被目标处理器读取。这不是“直接存储到目标处理器的系统存储器的目标位置”,而是通过一个共享的、可能是多处理器都能访问的中间存储区域进行中转。目标处理器最终是从这个共享区域加载数据,而非在接收数据流的同时直接将其存入自己的专用系统存储器的最终位置。因此,该技术特征未被对比文件公开。
**技术特征F**:所述目标位置由所述次要处理器根据所述图像标头分配。<br>**判断结果**:《未直接或隐含公开》无相关描述。对比文件中完全没有提及“图像标头”这一概念,更没有描述次要处理器(第二处理器200或第一处理器100)根据图像标头来分配或确定其系统存储器中存储数据的目标位置。数据是被第三处理器写入共享存储区,然后由目标处理器从共享存储区读取,存储位置的分配和控制权在第三处理器(写入共享区时)和共享内存的管理机制(如通过内部寄存器控制访问权限,见图6),而不在目标处理器根据图像标头进行分配。因此,该技术特征未被公开。
**技术特征G**:其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。<br>**判断结果**:《未直接或隐含公开》无相关描述。如对特征C和F的分析,对比文件未提及“图像标头”,更没有描述该标头包含“图像大小”和“图像数据在存储器中所处的位置”这样的信息。因此,该技术特征未被对比文件公开。
**技术特征H**:进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。<br>**判断结果**:《未直接或隐含公开》[0136] “In a step S11, the third processor 600 transmits the second boot loader... to the second processor 200...”<br>[0139] “...transmits the second boot loader... in a step S22.”对比文件中的数据传送是由作为数据提供方的第三处理器(600)主动发起和执行的(步骤S11, S22)。没有记载作为数据接收方的第二处理器(200)或第一处理器(100)向第三处理器(600)发送针对“每个数据片段”的传输请求。数据传送是整体性的(传送“第二引导加载程序”或“软件”),而非基于片段的、由接收方驱动的请求式传输。因此,该技术特征未被对比文件公开。
**技术特征I**:其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。<br>**判断结果**:《未直接或隐含公开》无相关描述。对比文件中没有描述次要处理器向主要处理器发送任何包含“图像识别、数据偏移以及数据长度”的消息。通信内容仅限于第三处理器向其他处理器发送引导程序或软件数据本身,以及通过邮箱(mailbox)传递访问权限控制等消息(见图6描述),但这些邮箱消息并非用于请求传输特定图像数据片段。因此,该技术特征未被对比文件公开。
**技术特征J**:进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。<br>**判断结果**:《未直接或隐含公开》无相关描述。对比文件没有提及“接收缓冲器”或将其设置为“目的地地址”的操作。如特征E所述,数据是经由共享内存区域中转,而非通过设置接收缓冲器直接存入最终目的地。因此,该技术特征未被对比文件公开。

<<<D>>><<<a>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE