对比文件名称：2002-09-26_US2002138156A_发明申请_US20020138156A1 System of connecting multiple processors in cascade
目标专利名称：在多处理器系统中将可执行软件图像从主要处理器直接分散加载到一个或一个以上次要处理器CN105718419B
模型名称：DeepSeek最新版模型
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：所述方法包括：由所述次要处理器初始化与所述主要处理器的通信<br>**判断结果**：《隐含公开》 | 说明书第[0013]段：“The master processor commands the memory controller of the slave processor to deny processor memory requests while boot code is being transmitted over the bootstrap bus.”<br>第[0016]段：“At power-up, a bootstrap interface module receives the identification signal 26 and determines its role. ... Should the bootstrap interface module be a slave bootstrap interface module 24, it configures its memory controller 30 to deny processor memory requests.”<br>第[0040]段：“2. The slave processors come out of reset at power-up and identify themselves as slaves. The slave bootstrap interface modules 24 configure their memory controllers 30 to deny processor memory requests.” | 对比文件公开了在系统上电后，从处理器（相当于次要处理器）会进行初始化动作：识别自身为从设备，并配置其内存控制器以拒绝处理器内存请求（见第[0016]、[0040]段）。这一初始化过程是为后续接收主处理器（相当于主要处理器）传输的引导代码做准备，构成了与主处理器进行通信的初始化阶段。虽然对比文件未明确描述从处理器“主动发起”通信连接，但其在上电后进入特定状态（拒绝内存请求、等待引导代码）是建立通信链路、使主处理器能够向其传输数据的必要前提。因此，本领域技术人员可以合理推断，在从处理器完成自身初始化（包括配置内存控制器）后，与主处理器的通信即已准备就绪或初始化完成。该特征被对比文件隐含公开。 |
| **技术特征B**：由所述次要处理器指令所述主要处理器传送可执行软件图像的图像标头<br>**判断结果**：未公开 | 说明书第[0030]段：“The master processor 12 would first use its bootstrap interface module 22 and the bootstrap bus 20 to send commands to configure the relevant configuration registers of the slave processor memory controller.”<br>第[0031]段：“Typically the master processor 12 would use the control register write command to configure the memory controller's configuration registers in each slave processor. Then it will use the memory write command to write the boot code into the external memory (typically an SDRAM device) of each slave processor.” | 对比文件公开的引导过程完全由主处理器（Master）主导和控制。主处理器主动发送命令来配置从处理器的内存控制器（第[0030]段），然后主动使用内存写入命令将引导代码写入从处理器的外部内存（第[0031]段）。在整个过程中，从处理器（Slave）处于被动接收状态，没有描述从处理器向主处理器发送指令或请求以要求其传送引导代码或其标头部分。传输的发起和内容控制均由主处理器决定。因此，对比文件没有公开由次要处理器指令主要处理器传送图像标头的技术特征。 |
| **技术特征C**：所述可执行软件图像包括所述图像标头和至少一个数据片段<br>**判断结果**：《隐含公开》 | 说明书第[0024]段：“The contents of the boot code designated for 0x1fc0_0000 through 0x1fc0_007f are written to 0x0000_0000 through 0x0000_007f.”<br>第[0043]段：“4. The master bootstrap interface module transfers the boot image to the slave‘s SDRAM devices using the memory write command...” | 对比文件明确提到了“boot code”（引导代码）和“boot image”（引导映像）的传输（第[0043]段）。本领域技术人员知晓，可执行的引导映像/代码通常具有特定的格式，其中包含用于描述映像结构（如代码段、数据段、入口点等）的头部信息（例如ELF格式的头部）。虽然对比文件未明确使用“图像标头”一词，但其描述的引导映像作为一个整体被传输并写入内存，必然包含用于引导处理器执行的必要结构信息。将引导映像理解为包含标头（用于描述映像本身）和数据片段（即实际的代码/数据）是多片段可执行图像的常规结构。因此，该技术特征被对比文件隐含公开。 |
| **技术特征D**：由所述次要处理器从所述主要处理器接收所述图像标头和至少一个数据片段<br>**判断结果**：《直接公开》 | 说明书第[0031]段：“Then it will use the memory write command to write the boot code into the external memory (typically an SDRAM device) of each slave processor.”<br>第[0043]段：“4. The master bootstrap interface module transfers the boot image to the slave‘s SDRAM devices using the memory write command...”<br>第[0013]段：“...boot code is being transmitted over the bootstrap bus.” | 对比文件直接且明确地描述了主处理器（主要处理器）通过引导总线（bootstrap bus）向从处理器（次要处理器）传输引导代码/映像（boot code/image）（第[0013], [0031], [0043]段）。从处理器通过其引导接口模块（slave bootstrap interface module）接收这些数据（参见图2及相应描述）。接收的内容即构成“可执行软件图像”，根据对特征C的分析，其隐含包括图像标头和至少一个数据片段。因此，该技术特征被对比文件直接公开。 |
| **技术特征E**：以及由所述次要处理器在所述次要处理器的系统存储器的目标位置中直接存储所述可执行软件图像的所述至少一个数据片段<br>**判断结果**：《直接公开》 | 说明书第[0031]段：“Then it will use the memory write command to write the boot code into the external memory (typically an SDRAM device) of each slave processor.”<br>第[0026]段：“These addresses are mapped to the same memory cells in the SDRAM devices.”<br>第[0032]段：“In the slave bootstrap interface module 24, two sets ... of command/address 52 and data registers 54 may be used to receive the data transmitted by the master processor 12.” 以及状态机56执行接收到的命令（如内存写入）。 | 对比文件公开了主处理器使用内存写入命令（memory write command）将引导代码写入从处理器的外部内存（SDRAM设备）（第[0031]段）。从处理器的引导接口模块包含地址/命令寄存器和数据寄存器用于接收主处理器发来的数据（第[0032]段），并且其状态机（state machine 56）执行接收到的命令。当执行内存写入命令时，数据被存储到从处理器的SDRAM（即其系统存储器）中由命令/地址指定的目标位置（第[0026]段提及地址映射）。这个过程是由从处理器的硬件（引导接口模块）根据主处理器的指令，将接收到的数据直接存储到其系统存储器的指定位置，避免了目标专利背景技术中提到的使用临时缓冲器进行中间拷贝的步骤。因此，该技术特征被对比文件直接公开。 |
| **技术特征F**：所述目标位置由所述次要处理器根据所述图像标头分配。<br>**判断结果**：未公开 | 说明书第[0018]段：“For the slave processors 14, 16, and 18, the master processor sets corresponding MEM_BA registers using the bootstrap interface modules and the bootstrap bus 20.”<br>第[0030]段：“The master processor 12 would first use its bootstrap interface module 22 and the bootstrap bus 20 to send commands to configure the relevant configuration registers of the slave processor memory controller.”<br>第[0041]段：“3. The master bootstrap interface module 22 sets the MEM_BA2 and MEM_BA7 registers in the slave memory controllers 30 to reflect a base address of 0x0000_0000 and 0x1fc0_0000, respectively.” | 在对比文件中，从处理器（次要处理器）系统存储器中用于存储引导代码的目标位置（内存地址范围）是由主处理器（主要处理器）通过配置从处理器内存控制器的基地址寄存器（MEM_BA registers）来设定的（第[0018], [0030], [0041]段）。主处理器决定将引导代码写入哪些地址。这一分配过程完全由主处理器主导，基于主处理器侧的安排，而非由从处理器根据其接收到的“图像标头”中的信息来动态分配。对比文件未提及从处理器解析图像标头并根据标头信息分配目标位置。因此，该技术特征未被对比文件公开。 |
| **技术特征G**：其中所述图像标头包括图像大小以及图像数据在存储器中所处的位置。<br>**判断结果**：未公开 | 说明书未提及引导图像包含具有图像大小和图像数据位置信息的“标头”（header）。其描述的内存映射和地址分配是通过配置内存控制器的寄存器（MEM_BA）实现的（第[0018], [0020]-[0023], [0041]段），而非通过解析图像自身的标头。 | 对比文件完全没有描述引导图像（boot image）具有包含“图像大小”和“图像数据在存储器中所处的位置”等信息的“图像标头”。其地址映射信息是预先通过硬件配置（设置MEM_BA寄存器）确定的，而不是从传输的图像数据包中解析出来的。因此，该技术特征未被对比文件公开。 |
| **技术特征H**：进一步包括由所述次要处理器向所述主要处理器发送用于所述至少一个数据片段中的每个数据片段的传输请求。<br>**判断结果**：未公开 | 说明书第[0031]段：“Typically the master processor 12 would ... use the memory write command to write the boot code into the external memory ... of each slave processor.”<br>整个引导过程描述（第[0039]-[0047]段）显示，数据传输完全由主处理器主动发起和控制，从处理器被动接收。 | 对比文件公开的引导过程是单向的：主处理器主动向从处理器传输配置命令和引导代码数据。没有描述从处理器在接收数据的过程中，会针对每个数据片段向主处理器发送传输请求。主处理器按照其预定的流程和顺序发送数据。因此，该技术特征未被对比文件公开。 |
| **技术特征I**：其中所述指令包括由所述次要处理器向所述主要处理器发送包括图像识别、数据偏移以及数据长度的消息。<br>**判断结果**：未公开 | 说明书第[0033]段表格描述了命令/地址寄存器（address/command register）的位字段，包括Slave_sel（从设备选择）、Addr1（地址）和Command（命令）。这些字段用于主处理器选择从设备并指定操作（如内存写入、控制寄存器写入），而非用于从处理器向主处理器发送消息。 | 对比文件中的通信是主处理器到从处理器的单向命令/数据传输。命令/地址寄存器（第[0033]段）的内容是由主处理器设置并发送给从处理器的，用于指示从处理器执行何种操作（如写入内存）以及写入的地址。其中没有描述从处理器向主处理器发送包含“图像识别、数据偏移以及数据长度”的消息。因此，该技术特征未被对比文件公开。 |
| **技术特征J**：进一步包括由所述次要处理器将用于传入的数据片段的接收缓冲器设置为所述次要处理器的所述系统存储器中的目的地地址。<br>**判断结果**：未公开 | 说明书第[0032]段：“In the slave bootstrap interface module 24, two sets (only one set is illustrated) of command/address 52 and data registers 54 may be used to receive the data transmitted by the master processor 12.”<br>第[0018], [0030], [0041]段：目标地址由主处理器通过配置从处理器的内存控制器（MEM_BA寄存器）来设置。 | 对比文件中，从处理器有用于接收数据的寄存器（命令/地址寄存器和数据寄存器）（第[0032]段），但“接收缓冲器”的设置（即数据最终写入系统存储器的哪个地址）是由主处理器通过写入从处理器内存控制器的配置寄存器（MEM_BA）来完成的（第[0018], [0030], [0041]段），而不是由从处理器主动将其系统存储器中的某个地址设置为“接收缓冲器”。从处理器的角色是执行主处理器发来的“内存写入”命令，将数据存入命令指定的地址。该过程不同于目标专利中次要处理器根据图像标头信息，主动设置系统存储器中的目标地址作为接收缓冲器。因此，该技术特征未被对比文件公开。 |
<<<D>>><<<E>>>
<<<a>>><<<c>>>