对比文件名称：2009-07-09_US2009177867A_发明申请_US20090177867A1 Processor architectures for enhanced computational capability
目标专利名称：319在向量数据存储器与执行单元之间的数据流路径中采用重排序电路系统的向量处理引擎以及相关的方法CN105765523B
模型名称：deepseek-r1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| A：包括：至少一个向量数据文件，所述至少一个向量数据文件被配置成：在至少一个输入数据流路径中提供经取回的输入向量数据样本集以用于所述向量处理操作《直接公开》 | 第[0039]段：“每个计算引擎进一步包括计算块74、寄存器文件76和DMA缓冲区82。在图2的实施例中，每个计算引擎包括X-存储器78和Y-存储器80。” 第[0046]段：“寄存器文件76与存储器78和80以及流单元72交互，以获取数字信号计算的指定数据并将结果提供给指定目的地。” | 对比文件公开了每个计算引擎包括寄存器文件76和存储器78、80，其作用是为计算块（相当于执行单元）提供计算所需的数据，这与目标专利中向量数据文件的作用相同。本领域技术人员能毫无疑义地得出，寄存器文件和存储器共同构成了提供数据样本的“向量数据文件”装置，并能在数据流路径中提供数据。因此，技术特征A被直接公开。 |
| B：从至少一个输出数据流路径接收经重排序的结果输出向量数据样本集以便被存储《未公开》 | 无对应内容。 | 对比文件未提及任何对输出数据进行“重排序”的操作或电路。其流存储操作（AFLOW）涉及累加、异或等，但这是对数据的算术或逻辑运算，而非改变数据样本顺序或格式的重排序（如交织/解交织）。因此，对比文件既未直接公开也未隐含公开技术特征B。 |
| C：在所述至少一个输入数据流路径中提供的至少一个执行单元《直接公开》 | 第[0045]段：“计算块74可包括一个或多个计算单元。计算块74可包括例如乘法器90、算术逻辑单元(ALU)92和MAC(乘法器累加器)加法器96(图12)。计算块74与寄存器文件76交互以响应指令管道70中的指令执行数字信号计算。” | 对比文件中的“计算块74”包含乘法器、ALU等计算单元，其作用是对输入数据执行向量处理操作，这与目标专利中“执行单元”的作用相同。因此，技术特征C被直接公开。 |
| D：在所述至少一个输入数据流路径中在所述至少一个向量数据文件与所述至少一个执行单元之间提供的至少一个抽头延迟线，《隐含公开》 | 第[0068]段：“考虑流移位操作的示例...该指令在每个计算引擎中涉及以下操作。首先，从寄存器文件76将寄存器R6:4读入四倍D寄存器100中的位置D2:0。接下来，寄存器D0在流总线102上移出。然后，寄存器D2:1移位到寄存器D1:0，并且传入的流移位到寄存器D2。在第一节(计算引擎50)中，传入的流来自FMD总线94上的存储器。在其他节中，传入的流来自流总线102上的前一节。最后，将寄存器D2:0写入寄存器文件76中的寄存器R6:4。” 图19及相关描述涉及使用流路径实现FIR滤波器的抽头延迟线。 | 对比文件详细描述了“流加载”(DFLOW)操作，其中数据在计算引擎之间的“流总线102”上流动，并在每个计算引擎的“四倍D寄存器100”中移位。这实质上构成了一个跨越多个计算引擎的移位寄存器或延迟线。图19及其描述明确将其用于实现FIR滤波器的抽头延迟线。该延迟线位于提供数据的存储器/寄存器文件与执行计算的计算块之间。因此，本领域技术人员能够合理推断出在输入数据流路径中提供了具有移位功能的抽头延迟线。技术特征D被隐含公开。 |
| E：所述至少一个抽头延迟线被配置成：从所述至少一个向量数据文件接收所述输入向量数据样本集《隐含公开》 | 第[0068]段：“在第一节(计算引擎50)中，传入的流来自FMD总线94上的存储器。” 第[0065]段：“对于流存储器访问，存储器显示为单个、非常宽的字存储器...流动地址仅适用于一个存储器节。所选节将其数据置于FMD总线94上。” | 在对比文件的流加载操作中，第一节的延迟线（D寄存器）从FMD总线94接收数据，而FMD总线94的数据来自存储器（即向量数据文件）。这对应于抽头延迟线从向量数据文件接收输入向量数据样本集。因此，技术特征E被隐含公开。 |
| F：针对等于所述向量处理操作中的向量处理级的数目的多个处理级中的每个处理级，在多个流水线寄存器中将所述输入向量数据样本集移位向量数据样本宽度，以在所述至少一个输入数据流路径中针对所述多个处理级中的每个处理级提供经移位的输入向量数据样本集《隐含公开》 | 第[0068]段：“该指令在每个计算引擎中涉及以下操作...寄存器D2:1移位到寄存器D1:0，并且传入的流移位到寄存器D2。” 第[0042]段：“指令由控制块30发出，并在每个计算引擎中在连续的时间执行...指令在连续的时钟周期上从一个计算引擎前进到下一个计算引擎。” 图19描述了用于FIR滤波的“带移位的逐行处理”，其中数据行存储在移位寄存器(DFLOW路径)中以实现抽头延迟线。 | 对比文件的流移位操作中，数据在每个计算引擎（相当于一个处理级）的D寄存器（流水线寄存器）中被移位（例如D2:1->D1:0）。指令和数据在计算引擎间流动，每个引擎在连续时钟周期（连续处理级）执行操作。这对应于针对多个处理级，在流水线寄存器中对数据样本集进行移位，以提供每个处理级所需的经移位的输入数据。图19明确将此用于需要多个处理级的FIR滤波。因此，技术特征F被隐含公开。 |
| G：所述至少一个执行单元被配置成：针对所述多个处理级中的每个处理级，在所述至少一个输入数据流路径上接收所述经移位的输入向量数据样本集《隐含公开》 | 第[0068]段：“最后，寄存器D2:0被写入寄存器文件76中的寄存器R6:4。” 第[0045]段：“计算块74与寄存器文件76交互以...执行数字信号计算。” | 在流移位操作中，移位后的数据（存储在D寄存器中）被写回寄存器文件76。计算块（执行单元）从寄存器文件76获取操作数以进行计算。因此，在每个处理级（每个计算引擎），执行单元通过寄存器文件间接接收了经移位的输入数据样本集。本领域技术人员能够合理推断出这一数据流。技术特征G被隐含公开。 |
| H：针对所述多个处理级中的每个处理级，对所述经移位的输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径上提供所述结果输出向量数据样本集《隐含公开》 | 第[0069]段：“考虑流累加指令的示例...首先，从寄存器文件76读取寄存器R5:4并与传入的流相加。结果暂时放置在A寄存器112中。” 图19及相关描述显示了在移位数据的同时进行乘累加操作（向量处理操作）。 | 对比文件描述了在流操作中，计算引擎对数据进行处理（如乘累加）。例如，图19的FIR滤波器示例中，每个计算引擎对经移位的数据样本执行乘法和累加。结果可以存储在累加器或寄存器中，并可被后续的流存储操作输出。这对应于在每个处理级执行向量处理操作以产生结果输出数据样本集。因此，技术特征H被隐含公开。 |
| I：至少一个重排序电路系统，所述至少一个重排序电路系统被配置成：在所述至少一个输出数据流路径上接收所述结果输出向量数据样本集《未公开》 | 无对应内容。 | 对比文件未描述任何专门用于“重排序”的电路系统。其流单元执行累加、移位、广播等操作，但这些并非目标专利所定义的，在存储前对输出数据样本顺序进行重排（如交织/解交织）的重排序操作。因此，技术特征I未被公开。 |
| J：将所述结果输出向量数据样本集重排序成经重排序的结果输出向量数据样本集，而无需将所述结果输出向量数据样本集存储在所述至少一个向量数据文件中《未公开》 | 无对应内容。 | 对比文件未提及任何对输出数据进行“重排序”的功能。其流存储操作([Jm] OP == Rm)是将累加等操作的结果存储到存储器，不存在先重排序再存储的步骤，更不用说“无需先存储”这一限定。因此，技术特征J未被公开。 |
| K：在所述至少一个输出数据流路径上提供所述经重排序的结果输出向量数据样本集。《未公开》 | 无对应内容。 | 由于对比文件未公开重排序电路系统和重排序操作，因此自然也谈不上提供经重排序的结果输出向量数据样本集。因此，技术特征K未被公开。 |
| L：其特征在于，所述至少一个向量数据文件被配置成：在所述至少一个输入数据流路径中提供具有所述至少一个向量数据文件的宽度的所述输入向量数据样本集以用于所述向量处理操作《隐含公开》 | 第[0047]段：“每个存储器84、86可以是DRAM，并且可以具有足以与每个计算引擎并行加载/存储操作的行宽度。例如，存储器84和86可以是1024位宽，以便为八个计算引擎中的每一个并行加载/存储四个32位字。” 第[0065]段：“对于流存储器访问，存储器显示为单个、非常宽的字存储器，每行具有1024位或32个32位字...” | 对比文件描述了存储器（相当于向量数据文件）具有很宽的行宽度（如1024位），并能为所有计算引擎提供数据。在流加载操作中，数据从存储器加载到流路径。本领域技术人员可以理解，在一次操作中，可以提供具有该存储器宽度的数据样本集。因此，技术特征L被隐含公开。 |
| M：从所述至少一个输出数据流路径接收具有所述至少一个向量数据文件的宽度的所述经重排序的结果输出向量数据样本集以便被存储。《未公开》 | 无对应内容。 | 对比文件未涉及“经重排序的结果输出向量数据样本集”，因此也谈不上接收具有特定宽度的此类数据。因此，技术特征M未被公开。 |
| N：其特征在于：所述至少一个向量数据文件被进一步配置成：在所述至少一个输入数据流路径中在至少一个向量数据文件输出上提供所述输入向量数据样本集《隐含公开》 | 第[0065]段：“流动地址仅适用于一个存储器节。所选节将其数据置于FMD总线94上。” 第[0046]段：“寄存器文件76与存储器78和80以及流单元72交互，以获取数字信号计算的指定数据...” | 对比文件指出，在流操作中，所选存储器节将其数据置于FMD总线94上。FMD总线94是连接存储器和流单元的数据路径。这对应于向量数据文件在输出上提供输入数据样本集。因此，技术特征N被隐含公开。 |
| O：在所述至少一个输出数据流路径中在至少一个向量数据文件输入上接收所述经重排序的结果输出向量数据样本集《未公开》 | 无对应内容。 | 对比文件未涉及“经重排序的结果输出向量数据样本集”，因此也谈不上向量数据文件接收此类数据。因此，技术特征O未被公开。 |
| P：所述至少一个执行单元被进一步配置成：在所述至少一个输入数据流路径中在至少一个执行单元输入上接收所述输入向量数据样本集《隐含公开》 | 第[0045]段：“计算块74与寄存器文件76交互以...执行数字信号计算。” 第[0068]段：“最后，寄存器D2:0被写入寄存器文件76中的寄存器R6:4。” | 执行单元（计算块74）通过从寄存器文件76读取数据来接收其输入。在流操作中，数据被写入寄存器文件76，从而可供执行单元使用。这对应于执行单元在输入上接收数据样本集。因此，技术特征P被隐含公开。 |
| Q：对所述输入向量数据样本集执行所述向量处理操作以在所述至少一个输出数据流路径中在至少一个执行单元输出上提供所述结果输出向量数据样本集《隐含公开》 | 第[0069]段：“考虑流累加指令的示例...首先，从寄存器文件76读取寄存器R5:4并与传入的流相加。结果暂时放置在A寄存器112中。来自A寄存器112的和输出表示流输入加上寄存器R5:4。” | 执行单元（计算块）执行操作（如加法），并将结果放置在流单元的A寄存器112中。A寄存器的输出连接到流总线102，构成输出数据流路径的一部分。这对应于执行单元在执行单元输出上提供结果输出向量数据样本集。因此，技术特征Q被隐含公开。 |
| R：所述至少一个重排序电路系统被进一步配置成：在所述至少一个输出数据流路径中在至少一个重排序电路系统输入上从所述至少一个执行单元接收所述结果输出向量数据样本集《未公开》 | 无对应内容。 | 对比文件未描述任何“重排序电路系统”，因此其配置自然也未被公开。因此，技术特征R未被公开。 |
| S：在所述至少一个输出数据流路径中在至少一个重排序电路系统输出上提供所述经重排序的结果输出向量数据样本集。《未公开》 | 无对应内容。 | 对比文件未描述任何“重排序电路系统”，因此其输出自然也未被公开。因此，技术特征S未被公开。 |
| T：其特征在于，所述至少一个重排序电路系统进一步包括多个输出向量数据样本选择器，每个输出向量数据样本选择器被配置成：从所述结果输出向量数据样本集接收第一结果输出向量数据样本并且从所述结果输出向量数据样本集接收第二结果输出向量数据样本，所述第二结果输出向量数据样本在所述结果输出向量数据样本集中不与所述第一结果输出向量数据样本毗邻《未公开》 | 无对应内容。 | 对比文件未描述任何用于重排序的“输出向量数据样本选择器”，更不用说其具体配置为选择非相邻样本。因此，技术特征T未被公开。 |
| U：在所述第一结果输出向量数据样本与所述第二结果输出向量数据样本之间进行选择以在所述至少一个输出数据流路径中提供所述经重排序的结果输出向量数据样本集。《未公开》 | 无对应内容。 | 对比文件未描述任何在非相邻样本之间进行选择以进行重排序的操作。因此，技术特征U未被公开。 |
| V：其特征在于，所述至少一个重排序电路系统是能配置的以便基于可编程重排序数据路径配置输入被重新配置成选择性地对所述结果输出向量数据样本集进行重排序。《未公开》 | 无对应内容。 | 对比文件未描述任何“重排序电路系统”，因此其可配置性自然也未被公开。因此，技术特征V未被公开。 |
| W：其特征在于，所述至少一个重排序电路系统被进一步配置成基于所述可编程重排序数据路径配置输入被重新配置成在要由所述至少一个执行单元执行的所述VPE的每个时钟循环上选择性地对所述结果输出向量数据样本集进行重排序。《未公开》 | 无对应内容。 | 对比文件未描述任何“重排序电路系统”，因此其按时钟循环的可重新配置性自然也未被公开。因此，技术特征W未被公开。 |
| X：其特征在于，所述至少一个抽头延迟线包括：影子抽头延迟线，其被配置成：在所述至少一个输入数据流路径中将来自所述至少一个向量数据文件的所述输入向量数据样本集接收到多个影子流水线寄存器中《未公开》 | 无对应内容。 | 对比文件描述了在流路径中移位数据，但未明确区分“主”和“影子”抽头延迟线，也未描述一个影子延迟线专门用于接收来自向量数据文件的数据。虽然数据可以预先加载到流路径中，但并未公开影子延迟线这一特定结构。因此，技术特征X未被公开。 |
| Y：针对每个处理级，将所述多个影子流水线寄存器中的所述输入向量数据样本集移位所述向量数据样本宽度以进入主抽头延迟线，从而提供所述经移位的输入向量数据样本集《未公开》 | 无对应内容。 | 由于未公开影子抽头延迟线，因此其将数据移位进入主抽头延迟线的功能也未被公开。因此，技术特征Y未被公开。 |
| Z：所述主抽头延迟线被配置成在所述多个处理级中的每个处理级中在所述至少一个输入数据流路径中提供所述经移位的输入向量数据样本集。《隐含公开》 | 第[0068]段及图19描述。参见特征D、F的论述。 | 对比文件的流移位操作中，数据在计算引擎间流动，每个计算引擎的D寄存器构成了延迟线的一部分，并在每个处理级提供经移位的数据。这可以视作一个“主”延迟线的功能。因此，技术特征Z被隐含公开。 |
<<<A>>><<<C>>><<<d>>><<<e>>><<<f>>><<<g>>><<<h>>><<<l>>><<<n>>><<<p>>><<<q>>><<<z>>>