对比文件名称：US2010309606A1_Description_20260318_1958
目标专利名称：349在通孔与电容器的极板之间具有电介质的电容器CN105009280B
本次调用的模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：基板《直接公开》 | [0013] The semiconductor structure 110 includes a substrate 210. | 对比文件[0013]段明确公开了“衬底210”。在半导体领域，“衬底（substrate）”与目标专利中的“基板”为相同概念，用于承载器件。该特征被直接公开。 |
| **技术特征B**：至少部分地穿过所述基板延伸并形成多通孔电感器的一部分的通孔，**未被公开** | [0020] A conductive via Vn(1) may be disposed over the conductive layer 320. ... The conductive via Vn(1) electrically couples the conductive line Mn+1(1) to the conductive layer 320. | 对比文件公开了导电通孔Vn(1)，其位于导电层320之上并电连接金属线Mn+1(1)和导电层320。然而，该通孔被描述为垂直互连结构，用于连接不同金属层，其并未“至少部分地穿过所述基板延伸”。更重要的是，对比文件完全没有提及“多通孔电感器”或该通孔是电感器的一部分。目标专利中，该通孔是电感器（如螺旋电感）的组成部分，用于构建电感通路，二者功能（互连 vs. 构建电感）和所属电路结构（互连结构 vs. 电感器）均不相同。因此，该技术特征未被公开。 |
| **技术特征C**：所述多通孔电感器包括耦合至所述通孔和第二通孔且置于所述通孔与所述第二通孔之间的所述基板上的导电结构**未被公开** | [0072] The layer 220 further includes conductive contacts C1, C2. ... The first metallization level M1 includes conductive line M1(1) and conductive line M1(2). ... Conductive vias V1(1) and V1(2) are also embedded within the interlevel dielectric layer ILD1. | 对比文件公开了导电结构（如金属线M1(1), M2(1)等）和多个通孔（如V1(1), V2(1)等），并且这些结构之间存在连接关系（例如图7）。但是，对比文件从未将这些通孔和导电结构的组合描述或暗示为构成一个“多通孔电感器”。其导电结构和通孔的作用是实现电路不同部分之间的平面和垂直互连，而非构建电感。因此，虽然对比文件部分公开了“导电结构”和“通孔”的存在，但并未公开将它们组合以形成“多通孔电感器”这一特定技术手段。该特征未被公开。 |
| **技术特征D**：耦合至所述通孔的电容器，其中所述电容器的电介质位于所述通孔与所述电容器的极板之间，**未被公开** | [0025] The semiconductor structure 110 includes a capacitor arrangement 410. ... The first capacitor CAP1 includes a bottom electrode 310, a dielectric layer D1 and a top electrode C1. ... A conductive via Vn(1) may be disposed over the conductive layer 320. | 对比文件公开了电容器（CAP1）和通孔（Vn(1)），并且电容器通过导电层320与通孔Vn(1)电连接（如图1）。然而，对比文件中电容器的电介质（D1）位于其两个电极（310与C1）之间，而**非**位于“通孔与电容器的极板之间”。通孔Vn(1)连接到电容器的上电极320，但电介质D2位于中间电极C1和上电极320之间，并非直接位于通孔Vn(1)和某个极板之间。目标专利的核心在于电介质直接位于通孔（作为下电极或直接耦合）和电容器的上极板之间（如图1的电介质106位于通孔104和极板108之间）。对比文件的结构完全不同，该特征未被公开。 |
| **技术特征E**：并且其中所述电容器的所述极板在所述基板以外。《直接公开》 | [0025] The first capacitor CAP1 includes a bottom electrode 310, a dielectric layer D1 and a top electrode C1. （结合图1） | 对比文件图1明确显示，电容器CAP1的电极（310, C1）和CAP2的电极（C1, 320）均形成于衬底210上方的层叠结构（层220）中，即位于“基板以外”。本领域技术人员能够毫无疑义地确定，电容器的极板不在半导体衬底内部，而是在其之上的互连层中。该特征被直接公开。 |
| **技术特征F**：其特征在于，所述导电结构包括第一导电结构，并且其中所述电容器通过所述通孔耦合至所述第一导电结构。《隐含公开》 | [0020] A conductive via Vn(1) may be disposed over the conductive layer 320. ... The conductive via Vn(1) electrically couples the conductive line Mn+1(1) to the conductive layer 320. [0025] The second capacitor CAP2 may include a bottom electrode C1, a dielectric layer D2 and a top electrode 320. | 对比文件公开了电容器（CAP2）的上电极是导电层320，而导电通孔Vn(1)直接形成在导电层320之上并与之电连接（图1）。导电层320既是电容器的上电极，也是连接通孔Vn(1)的“第一导电结构”。因此，电容器（CAP2）通过其极板（320）直接与通孔（Vn(1)）耦合，而通孔Vn(1)又连接到上方的金属线Mn+1(1)。虽然对比文件未明确使用“第一导电结构”这一称谓，但导电层320客观上起到了将电容器与通孔电连接的作用。本领域技术人员能够从图1的结构中合理推断出该连接关系，因此该特征被隐含公开。 |
| **技术特征G**：其特征在于，所述多通孔电感器进一步包括：所述第二通孔，其中所述第二通孔至少部分地延伸穿过所述基板并形成所述多通孔电感器的第二部分**未被公开** | [0072] Conductive vias V1(1) and V1(2) are also embedded within the interlevel dielectric layer ILD1. ... Conductive vias V2(1), V2(2) ... are embedded within the dielectric layer ILD2. | 对比文件公开了多个通孔（如V1(1), V2(1)等），但这些通孔均被描述为穿过层间电介质（ILD）层，用于连接不同金属层，并未描述为“至少部分地延伸穿过所述基板”。更重要的是，对比文件从未将这些通孔中的任何一个描述为属于“多通孔电感器”。因此，该特征未被公开。 |
| **技术特征H**：第二导电结构，其中所述第一导电结构通过所述第二通孔耦合至所述第一导电结构，并且其中所述多通孔电感器包括所述通孔、所述第二通孔、所述第一导电结构、以及所述第二导电结构。**未被公开** | [0077] Conductive via V1(1) electrically couples conductive line M1(1) to conductive line M2(1). ... Conductive via V2(2) electrically couples conductive line M2(2) to conductive line M3(2). | 对比文件公开了通过通孔（V1(1), V2(2)）连接的多个导电结构（金属线M1(1), M2(1), M3(2)等）。然而，这些连接是为了构成互连网络，而非形成“多通孔电感器”。目标专利中的“多通孔电感器”是一个具有特定电感功能的离散器件，而对比文件中的互连结构是实现全局布线的组成部分，两者目的和功能不同。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述极板在层间电介质(ILD)层中，并且其中谐振电路包括所述多通孔电感器和所述电容器。《隐含公开》 | [0021] ... may all be embedded within an interlevel dielectric layer ILDn. [0072] The conductive lines M1(1), M1(2) are embedded within a first interlevel dielectric layer ILD1. ... Conductive vias V2(1), V2(2) as well as conductive layer 310, dielectric layer D1, conductive layer C1 are embedded within the dielectric layer ILD2. | 1. 关于“极板在层间电介质(ILD)层中”：对比文件多次提及电容器电极和通孔等元件嵌入在“层间电介质层（interlevel dielectric layer ILD）”（如[0021], [0072]），这直接公开了电容器的极板位于ILD层中。<br>2. 关于“谐振电路包括所述多通孔电感器和所述电容器”：对比文件未明确记载“谐振电路”。然而，对比文件中公开的电容器（如CAP1, CAP2）和电感（尽管未明确为“多通孔电感器”，但互连结构本身具有寄生电感）是电子电路中的基本无源元件。本领域技术人员公知，电容和电感可以组合形成谐振电路（如LC谐振电路）。虽然对比文件未明示将所述特定电容器和互连结构用作谐振电路，但基于其公开的电容和电感元件，本领域技术人员能够合理推断它们可用于构成谐振电路。因此，该特征被隐含公开。 |
| **技术特征J**：其特征在于，所述基板包括玻璃型基板并且其中所述通孔包括透玻通孔。**未被公开** | [0014] The substrate 210 may be any type of substrate. For example, the substrate may be a semiconductor substrate. In one or more embodiments, the substrate may be a silicon substrate. ... The substrate may be a silicon-on-insulator (SOI) substrate. The substrate may be a silicon-on-sapphire (SOS) substrate. | 对比文件公开的衬底类型为半导体衬底，如硅衬底、SOI、SOS等，并未提及“玻璃型基板”。同时，其通孔为连接金属层的导电通孔，并非专门穿过玻璃的“透玻通孔（TGV）”。目标专利强调使用玻璃基板和TGV技术以实现低损耗，这与对比文件的硅基半导体工艺不同。该特征未被公开。 |
| **技术特征K**：其特征在于，所述基板包括玻璃基板、石英基板、绝缘体上硅(SOI)基板、蓝宝石上硅(SOS)基板、高电阻率硅(HRS)基板、砷化镓(GaAs)基板、磷化铟(InP)基板、碳化硅(SiC)基板、氮化铝(AlN)基板、罗杰斯层叠、或塑料基板《直接公开》 | [0014] The substrate may be a silicon-on-insulator (SOI) substrate. The SOI substrate may, for example, be formed by a SIMOX process. The substrate may be a silicon-on-sapphire (SOS) substrate. ... The substrate may include one or more materials such as semiconductor materials such as silicon germanium, germanium, gallium arsenide, indium arsenide, indium gallium arsenide, or indium antimonide. | 对比文件[0014]段明确列举了衬底的可能材料，其中包括“绝缘体上硅(SOI)衬底”和“蓝宝石上硅(SOS)衬底”，这两者均在目标专利技术特征K的列举范围内。因此，该特征被直接公开。 |
| **技术特征L**：所述通孔是金属填充型通孔，所述金属包括铜(Cu)、钨(W)、银(Ag)、或金(Au)中的至少一者《直接公开》 | [0088] ... the conductive via Vn(1) and/or the conductive line Mn+1(1) may end up being either pure copper or a copper alloy ... [0090] ... the conductive via Vn(1) may comprise pure tungsten or a tungsten alloy. [0097] The metallic material may comprise, without limitation, one or more periodic table elements from the group consisting of Al (aluminum), Cu (copper), Au (gold), Ag (silver), W (tungsten)... | 对比文件[0088]、[0090]、[0097]等段落多次明确公开了导电通孔（conductive via）可以由铜(Cu)、钨(W)、金(Au)、银(Ag)等金属或其合金制成。因此，该特征被直接公开。 |
| **技术特征M**：所述电介质包括二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)或氮化铝(AlN)中的至少一者。《直接公开》 | [0093] Each of the dielectric layers described herein may comprise any dielectric material. In one or more embodiments, the dielectric material may include an oxide, a nitride, an oxynitride and combinations thereof. Examples of possible oxides include, but not limited to silicon oxide, aluminum oxide, hafnium oxide, tantalum oxide, and combinations thereof. Examples of possible nitrides include, but not limited to, silicon nitride. Examples of possible oxynitrides include, but not limited to, silicon oxynitride. | 对比文件[0093]段明确列举了电介质材料的示例，其中包括“硅氧化物（silicon oxide，即SiO2）”、“铝氧化物（aluminum oxide，即Al2O3）”、“钽氧化物（tantalum oxide，如Ta2O5）”、“氮化硅（silicon nitride，即Si3N4）”、“氮氧化硅（silicon oxynitride，即SiOxNy）”。这些材料均在目标专利技术特征M的列举范围内。因此，该特征被直接公开。 |
| **技术特征N**：其特征在于，进一步包括所述通孔内的金属结构，所述金属结构包括聚合物核。**未被公开** | 无相应记载。 | 对比文件全文均未提及在通孔内使用“聚合物核”。其通孔通常由金属填充（如铜、钨）。目标专利中具有聚合物核的金属通孔（如图3）是一种特定结构，用于提供支撑或降低成本，对比文件未公开该特征。 |
| **技术特征O**：其特征在于，所述电容器的所述极板的至少一部分和所述电容器的所述电介质的至少一部分垂直位于所述通孔的面向电介质的表面的至少一部分上。**未被公开** | 无相应记载。 | 对比文件中的电容器（如CAP2）及其电介质（D2）水平位于金属层之间，而通孔（Vn(1)）垂直位于电容器上电极（320）之上。从图1、3、4看，电容器的极板和电介质并非“垂直位于”通孔的“面向电介质的表面”上。目标专利（如图1）描述的是电容器堆叠在通孔正上方，电介质106直接位于通孔104表面之上。对比文件的结构关系不同，该特征未被公开。 |
| **技术特征P**：其特征在于，所述电容器毗邻所述基板的第一表面，其中所述第一导电结构毗邻所述基板的与所述第一表面相对的第二表面，并且其中穿过所述通孔延伸且与所述基板的第二表面正交的轴与所述电容器的所述极板、所述电容器的所述电介质、以及所述第一导电结构相交。**未被公开** | 无相应记载。 | 该特征描述了电容器、通孔和导电结构在三维空间上严格的垂直对齐关系。对比文件中的电容器形成于互连层（层220）中，并不“毗邻基板的第一表面”；其“第一导电结构”（如金属线Mn(1)）位于层220内，也不“毗邻基板的第二表面”。此外，通孔（Vn(1)）是穿过ILD层的垂直连接，其轴线与电容器组件的关系并非如目标专利所描述的贯穿基板的对齐关系。该特征未被公开。 |
| **技术特征Q**：其特征在于，所述通孔沿垂直于所述极板的表面的方向至少部分地延伸穿过所述基板，并且其中所述通孔的垂直于所述基板的所述表面的轴与所述极板的区域相交。**未被公开** | 无相应记载。 | 该特征强调通孔垂直于基板表面并至少部分穿过基板，且其轴线与电容器极板区域相交。对比文件中的通孔（如Vn(1)）是穿过层间电介质（ILD）的垂直互连，其并未“延伸穿过所述基板”。其轴线与电容器极板的关系是连接到极板（如320）的上表面，而非从基板下方穿过并与极板区域在垂直投影上相交。该特征未被公开。 |
| **技术特征R**：其特征在于，所述通孔的面向电介质的表面大于所述电容器的所述极板的表面。**未被公开** | 无相应记载。 | 对比文件未描述通孔表面与电容器极板表面的相对大小关系。图1-4中，通孔Vn(1)的底面与电容器上电极320的顶面接触，但并未比较两者面积。该特征未被公开。 |
| **技术特征S**：其特征在于，所述通孔的面向电介质的表面与所述电容器的所述极板的表面大小相同。**未被公开** | 无相应记载。 | 同上，对比文件未描述通孔表面与电容器极板表面的相对大小关系。该特征未被公开。 |
| **技术特征T**：其特征在于，所述通孔的面向电介质的表面小于所述电容器的所述极板的表面。**未被公开** | 无相应记载。 | 同上，对比文件未描述通孔表面与电容器极板表面的相对大小关系。该特征未被公开。 |
| **技术特征U**：其特征在于，所述电容器的第二电介质位于所述通孔与所述电介质之间。《隐含公开》 | [0025] The capacitor arrangement 410 includes a first capacitor CAP1 and a second capacitor CAP2 stacked above the first capacitor CAP1. ... The first capacitor CAP1 may include a bottom electrode 310, a dielectric layer D1 and a top electrode C1. The second capacitor CAP2 may include a bottom electrode C1, a dielectric layer D2 and a top electrode 320. ... A conductive via Vn(1) may be disposed over the conductive layer 320. | 对比文件公开了堆叠电容器结构，其中第二电容器CAP2的底部电极是C1，电介质是D2，顶部电极是320。通孔Vn(1)直接形成在顶部电极320上。因此，在通孔Vn(1)和电容器CAP2的电介质D2之间，存在着CAP2的顶部电极320。然而，目标专利的特征U允许存在“第二电介质”。在对比文件的语境中，如果将电容器CAP1的电介质D1视为“所述电介质”（尽管位置不完全对应），那么电容器CAP2的电介质D2位于通孔Vn(1)（通过电极320连接）和电介质D1之间。虽然结构层级不完全相同，但本领域技术人员可以理解，对比文件公开了在通孔（的连接路径上）和另一个电介质层之间存在额外的介电层（D2）的结构。这是一种可能的、宽松的隐含公开。 |
| **技术特征V**：其特征在于，所述第二通孔部分地延伸穿过所述基板，其中所述通孔和所述第二通孔在所述基板内结合，并且其中所述多通孔电感器包括所述通孔、所述第二通孔、以及至少部分地穿过所述基板延伸的第三通孔。**未被公开** | 无相应记载。 | 该特征描述了多个通孔在基板内部结合以形成复杂电感路径的结构。对比文件中的通孔均穿过介电层，并非在“基板内结合”，也未描述这种结合结构用于构成“多通孔电感器”。该特征未被公开。 |
| **技术特征W**：其特征在于，所述通孔延伸穿过所述基板，并且其中所述电容器的所述极板的至少一部分和所述电容器的所述电介质的至少一部分垂直位于所述通孔的至少一部分上。**未被公开** | 无相应记载。 | 该特征包含两个要点：1) 通孔延伸穿过基板；2) 电容器组件垂直位于通孔上。对比文件的通孔不穿过基板，而是穿过互连介电层。此外，其电容器组件是水平层状，并非垂直堆叠在通孔柱体之上。因此，该特征未被公开。 |
<<<A>>><<<E>>><<<F>>><<<I>>><<<K>>><<<L>>><<<M>>><<<u>>>