对比文件名称：2007-02-08_JP2007036870A_发明专利_JP2007036870A Pre-emphasis circuit
目标专利名称：带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
模型名称：OpenAI GPT-4
作为资深专利代理师，我将严格遵循指令，对目标专利权利要求的技术特征与对比文件进行比对。以下是根据目标专利权利要求划分的技术特征比对表格。
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：包括：串行化器**<br>《直接公开》 | 对比文件说明书第[2]段多次提及“パラレルシリアル変換回路”（并行串行转换电路），例如：“パラレルデータをシリアルデータに変換するパラレルシリアル変換回路”（将并行数据转换为串行数据的并行串行转换电路）。在具体实施方式（如图1、5）中，该电路（101<sub>1</sub>, 101<sub>2</sub>）是核心组件。 | 本领域技术人员能够毫无疑义地确定，对比文件中的“パラレルシリアル変換回路”即是目标专利中所指的“串行化器”，其功能同样是接收并行数据并转换为串行数据输出。该部件在对比文件中是构成其发明（预加重电路）的基础元件，与目标专利中串行化器的作用相同。因此，技术特征A被对比文件直接公开。 |
| **技术特征B：被耦合以从所述串行化器接收差分输入的预驱动器，**<br>《隐含公开》 | 对比文件说明书第[2]段描述了图9的现有技术：“差動データドライバは、２個のプリドライバ回路６１、６２と、遅延回路６０と、最終段のドライバ回路６３とを備え…”。在其发明部分（如图1），包含“混合回路（ＭＩＸ）１０３”，该电路接收来自两个串行化器（101<sub>1</sub>, 101<sub>2</sub>）的串行数据A和B，并进行信号处理（预加重/去加重）后输出。 | 对比文件明确公开了在串行化器（101<sub>1</sub>, 101<sub>2</sub>）之后、最终驱动器（104）之前，存在一个信号处理电路（混合电路103）。该电路接收串行化器的输出，并对信号进行处理（强调变化点，即预加重），其作用和位置符合“预驱动器”的定义。虽然对比文件未使用“预驱动器”一词，且其具体电路结构（如使用两个输出缓冲器）可能与目标专利不同，但本领域技术人员阅读对比文件后，能够合理推断出在串行化器与最终驱动器之间需要一个用于信号调理（如预加重）的中间驱动级，即预驱动器。因此，技术特征B被对比文件隐含公开。 |
| **技术特征C：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出**<br>《未公开》 | 对比文件未提及“PMOS交叉耦合电平转换器”或由四个PMOS晶体管构成的类似结构。其“混合回路（ＭＩＸ）１０３”的示例性构成（参照图10描述）为：“第１の出力バッファＢ１に入力し（電源ＶＤＤとＶＳＳ間に直列に接続されたＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１からなる第１のＣＭＯＳインバータ…”和类似的第二CMOS反相器。 | 目标专利的核心特征之一是采用全PMOS交叉耦合电平转换器作为预驱动器的主干电路，用于电平转换和驱动。对比文件公开的预加重电路（混合电路）采用的是CMOS反相器（包含PMOS和NMOS）或差分对等结构，其工作原理（逻辑反相/缓冲）和晶体管构成（CMOS对）与目标专利的“全PMOS交叉耦合”结构有本质区别。本领域技术人员无法从对比文件中毫无疑义地得出或通过合理推理得到该特定电路结构。因此，技术特征C既未被直接公开，也未被隐含公开。 |
| **技术特征D：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，**<br>《未公开》 | 对比文件未提及“去加重PMOS晶体管”或“去加重抽头”。其预加重功能是通过控制两个输出缓冲器（B1和B2）的驱动强度或阻抗来实现的，例如：“第２の出力バッファＢ２の出力インピーダンスは、第１の出力バッファＢ１の出力インピーダンスよりも高く設定されている”。 | 目标专利的“去加重”功能是通过两个特定的去加重PMOS晶体管形成抽头来实现的，并与交叉耦合电平转换器关联。对比文件虽然公开了预加重/去加重功能，但实现方式完全不同，是通过设置或控制两个完整输出缓冲器（CMOS反相器）的相对阻抗来达成信号幅度的调整。其中并未公开使用额外的、专门用于去加重的PMOS晶体管“抽头”这一具体技术手段。因此，技术特征D未被公开。 |
| **技术特征E：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合**<br>《未公开》 | 对比文件未公开相关内容。 | 由于技术特征C（交叉耦合电平转换器）和技术特征D（两个去加重PMOS晶体管）均未被对比文件公开，它们之间的连接关系“并联耦合”自然也缺乏存在的基础。本领域技术人员无法从对比文件中推导出这一具体的电路连接关系。因此，技术特征E未被公开。 |
| **技术特征F：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。**<br>《直接公开》 | 对比文件说明书第[2]段及图5、8等示出了“出力バッファ１０４”（输出缓冲器104）。该缓冲器接收来自混合电路（MIX 103）的输出信号，并驱动传输线路。例如在图5中，混合电路103的输出连接到差动输出缓冲器104。 | 本领域技术人员能够毫无疑义地确定，对比文件中的“出力バッファ１０４”即是目标专利中所指的“驱动器”。其接收前置处理电路（预驱动器/混合电路）的输出，并负责以足够的功率驱动负载（如传输线），作用完全相同。因此，技术特征F被对比文件直接公开。 |
| **技术特征G：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。**<br>《未公开》 | 对比文件未公开相关内容。 | 该特征描述了串行化器输出与目标专利特有电路（全PMOS交叉耦合电平转换器）输入端之间的具体耦合关系。由于对比文件未公开该交叉耦合电平转换器（技术特征C），因此这种具体的、针对该电路的输入耦合方式也无法被公开或推导出来。因此，技术特征G未被公开。 |
| **技术特征H：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。**<br>《未公开》 | 对比文件未公开相关内容。 | 该特征描述了串行化器输出与目标专利特有器件（去加重PMOS晶体管）输入端之间的具体耦合关系。由于对比文件未公开去加重PMOS晶体管（技术特征D），因此这种具体的耦合关系也无法被公开或推导出来。因此，技术特征H未被公开。 |
| **技术特征I：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管**<br>《未公开》 | 对比文件未提及“尾电流控制晶体管”。其输出缓冲器（如CMOS反相器）的电流路径由电源经PMOS/NMOS到地，但未描述有独立的尾电流控制晶体管耦合在特定电路与地之间。 | 尾电流控制晶体管是目标专利中用于设定交叉耦合电平转换器工作电流的特定元件。对比文件的电路结构中并未采用类似的电流控制架构，其电流大小主要由晶体管尺寸和电源电压决定。本领域技术人员无法从对比文件中得出或推理出该技术特征。因此，技术特征I未被公开。 |
| **技术特征J：被耦合以控制所述尾电流控制晶体管的第一电流镜。**<br>《未公开》 | 对比文件未提及“电流镜”用于控制尾电流或类似功能。 | 电流镜控制是目标专利中用于精确控制尾电流的又一具体电路设计。对比文件全文未涉及使用电流镜来控制输出级或预加重电路的偏置电流。因此，该技术特征未被公开。 |
| **技术特征K：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。**<br>《未公开》 | 对比文件未提及相关内容。 | 该特征涉及为目标专利特有的去加重PMOS晶体管（技术特征D）提供偏置电流的、由第一电流镜控制的第二电流镜。这是一个非常具体的、多级电流镜偏置网络。对比文件中完全没有涉及此类结构。因此，技术特征K未被公开。 |
| **技术特征L：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。**<br>《未公开》 | 对比文件未提及“功率域”的概念，也未描述串行化器电路和其后的缓冲/驱动电路由不同的电源电压供电。其电路描述中通常使用“電源ＶＤＤ”和“ＧＮＤ（ＶＳＳ）”。 | 目标专利强调跨功率域的电平转换是其一个重要方面。对比文件的发明重点在于通过并行路径产生延迟数据来实现预加重，以降低电路复杂度和延迟，并未涉及或需要不同功率域供电以实现电平转换的功能。本领域技术人员无法从对比文件中推理出此特征。因此，技术特征L未被公开。 |
| **技术特征M：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。**<br>《未公开》 | 对比文件说明书第[2]段开头提及：“特に、パラレルデータをシリアルデータに変換してプリエンファシスして伝送線路に出力するシリアルインタフェースに適用して好適な回路に関する。”（特别是涉及适用于将并行数据转换为串行数据并进行预加重后输出到传输线路的串行接口的电路。） | 对比文件仅一般性地说明其电路适用于“串行接口”，并未具体列举任何特定的设备类型，尤其是未提及“HDMI v1.4兼容设备”这一目标专利明确的应用领域。虽然串行接口可用于多种设备，但该特征是一系列具体应用设备的限定，对比文件并未公开与之相同或实质相同的具体应用场景。因此，技术特征M未被公开。 |
| **技术特征N：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。**<br>《未公开》 | 对比文件未提及“半导体管芯”或集成电路的制造、集成方式。 | 该特征是关于电路物理实现方式的限定。虽然现代电子电路通常都集成在半导体管芯上，但对比文件作为专利文献，其公开内容仅限于电路原理和功能，并未明确记载或暗示其电路元件是“集成在至少一个半导体管芯上”的这一具体物理形态。因此，该技术特征未被对比文件公开。 |
<<<A>>><<<F>>><<<b>>>