对比文件名称：2008-06-26_JP2008147940A_发明专利_JP2008147940A Semiconductor integrated circuit
目标专利名称：365带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
本次调用的模型名称：专利创造性评估模型
根据目标专利说明书及权利要求，结合对比文件内容，现进行特征比对分析如下：
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：** 包括：串行化器《隐含公开》 | 对比文件未明确记载“串行化器”。但其背景技术及具体实施方式中描述了处理“差動的な伝送信号入力inp、inn”（差分传输信号输入inp、inn）的电路。[2]段提到该电路用于有线高速信号传输，例如个人电脑与外部存储装置之间、电视机与DVD记录再生装置之间。在高速接口领域，此类差分信号通常由串行化器产生。 | 虽然对比文件未明确提及“串行化器”这一具体模块名称，但其描述的电路接收差分信号输入(inp, inn)进行传输。本领域技术人员结合公知常识可以理解，在高速串行通信系统中，此类差分信号通常来源于串行化器（将并行数据转换为串行数据流）。因此，本领域技术人员能够合理推断出该电路系统必然包含或连接有串行化器，以提供所述差分输入信号。故该特征被对比文件隐含公开。 |
| **技术特征B：** 被耦合以从所述串行化器接收差分输入的预驱动器，《隐含公开》 | 对比文件图1及[2]段描述了一种“電流出力バッファ回路”（电流输出缓冲器电路），其接收差動的な伝送信号入力inp、inn，并对其进行处理（例如进行阻抗控制以实现信号强调/去加重），然后输出到信号传输路（信号传输线）。 | 对比文件中的“电流输出缓冲器电路”接收差分输入信号（inp, inn），并对其进行信号处理（如波形整形、强调），其功能与目标专利中“预驱动器”的功能（接收串行化器差分输入，进行电平转换和/或去加重）在信号处理链条中的位置和作用相似，都是位于信号源之后、最终驱动器之前的信号调理电路。因此，该“电流输出缓冲器电路”相当于本专利中的“预驱动器”，且其被耦合以接收差分输入。虽然对比文件未明示其差分输入直接来自串行化器，但基于特征A的推理，该输入可认为源自串行化器。故该特征被对比文件隐含公开。 |
| **技术特征C：** 其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出《未公开》 | 对比文件图1所示电路的核心驱动部分为NMOS差分对晶体管11、12。可変インピーダンス回路13、14中包含PMOS晶体管15，但其作用为开关，用于控制电阻Roem是否接入电路，并非用于构成交叉耦合电平转换器。整个电路结构中不存在由四个PMOS晶体管构成的交叉耦合电平转换器结构。 | 对比文件公开的电路采用NMOS差分对作为核心放大/开关单元，并通过控制PMOS开关晶体管来改变负载阻抗以实现信号强调（去加重）。目标专利中的“全PMOS交叉耦合电平转换器”是一种特定的电平移位电路结构，用于将信号从低电压域转换到高电压域。对比文件既未公开该特定结构（四个PMOS晶体管交叉耦合），也未公开其“电平转换”的功能（对比文件电路工作在单一电源Vdd下，未提及不同功率域间的电平转换）。因此，该特征未被对比文件公开。 |
| **技术特征D：** 形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，《未公开》 | 对比文件中存在可変インピーダンス回路13、14，其包含PMOS晶体管15和电阻Ro、Roem，通过控制PMOS晶体管15的开关来改变输出阻抗，从而在信号跳变或高速时实现信号振幅的“エンファシス”（强调，相当于去加重）。[2]段：“伝送信号入力inp、innの立ち上がり時およびビットレートが高い時の活性期間には、制御信号inp_em、inn_emが活性状態になり、一方の可変インピーダンス回路１３または１４ではスイッチ用のＰＭＯＳトランジスタ１５がオフ状態に制御されて出力インピーダンスが高くなる。” | 对比文件确实公开了使用PMOS晶体管（15）来实现信号去加重（强调）功能。但是，其实现方式与目标专利不同：1) 对比文件的PMOS晶体管15是作为开关，控制一个去加重电阻Roem是否并联到主电阻Ro上，从而改变负载阻抗，属于阻抗调制型去加重。2) 目标专利的“两个去加重PMOS晶体管”是直接形成去加重抽头，并与交叉耦合电平转换器并联耦合。由于对比文件未公开“交叉耦合电平转换器”（特征C），因此“耦合到所述交叉耦合电平转换器的输出”这一连接关系自然也未公开。3) 对比文件的去加重控制逻辑（基于输入信号生成控制信号inp_em, inn_em）也与目标专利中可能直接利用输入信号进行去加重的机制不同。因此，虽然都使用了PMOS晶体管参与去加重，但具体的电路结构、连接关系和工作原理存在本质差异，该特征未被对比文件公开。 |
| **技术特征E：** 其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合《未公开》 | （同特征D引用）对比文件未公开“交叉耦合电平转换器”，因此更不存在去加重PMOS晶体管与其并联耦合的结构。 | 该特征的成立依赖于特征C和D。由于对比文件既未公开“全PMOS交叉耦合电平转换器”（特征C），也未公开“两个去加重PMOS晶体管”以目标专利所述的方式“形成去加重抽头”（特征D），因此“并联耦合”这一特定连接关系无从谈起。该特征未被对比文件公开。 |
| **技术特征F：** 耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。《隐含公开》 | 对比文件图1中，“電流出力バッファ回路”的输出直接连接到信号伝送路（信号传输线）。[2]段：“前記電流出力バッファ回路から信号伝送路に出力される信号波形が伝送信号のビットレートに応じて制御される”。该电路本身即具备驱动传输线的能力。 | 在对比文件中，接收差分输入并处理后直接输出到传输线的“电流输出缓冲器电路”，其本身即集成了驱动功能。本领域技术人员可以理解，该电路作为一个输出缓冲/驱动级，其输出级（由NMOS对11、12，负载13、14等构成）即起到了“驱动器”的作用，将处理后的信号驱动到传输线上。因此，可以认为对比文件公开的电路整体上相当于目标专利中“预驱动器”和“驱动器”的集成，或者说其输出级即构成了“驱动器”。故该特征被对比文件隐含公开。 |
| **技术特征G：** 其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。《未公开》 | 对比文件图1中，差分输入inp, inn分别连接到NMOS差分对晶体管11、12的栅极。未公开任何“交叉耦合电平转换器”及其输入连接。 | 该特征限定了差分输入与交叉耦合电平转换器之间的具体连接关系。由于对比文件未公开“交叉耦合电平转换器”（特征C），因此该连接关系也未被公开。 |
| **技术特征H：** 其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。《未公开》 | 对比文件图1中，差分输入inp, inn并未直接连接到PMOS晶体管15的栅极。而是通过额外的控制逻辑（未示出）生成控制信号inp_em, inn_em来控制PMOS晶体管15。[2]段：“各可変インピーダンス回路１３、１４におけるスイッチ用のＰＭＯＳトランジスタ１５のゲートには、対応して前記伝送信号入力inp、innに同期した制御信号inp_em、inn_emが印加される。” | 目标专利的特征H要求差分输入线直接耦合到去加重PMOS晶体管的输入（例如栅极）。而对比文件中，用于去加重控制的PMOS晶体管（15）的栅极接收的是与输入信号inp, inn同步但经过处理的控制信号（inp_em, inn_em），并非直接耦合到原始差分输入线。两者控制路径不同。因此，该特征未被对比文件公开。 |
| **技术特征I：** 其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管《未公开》 | 对比文件图1中，在NMOS差分对晶体管11、12的公共源极与地之间连接有定電流源回路10（恒流源电路）。[2]段：“１０は上記差動対トランジスタ１１、１２のソース共通接続ノードと低電位側電源（接地電位Ｖｓｓ）との間に接続され、定電流Ｉｓを流す定電流源回路である。” | 对比文件公开了在差分对的尾节点与地之间设置恒流源，这相当于一个尾电流控制结构。然而，该结构是连接在NMOS差分对（11,12）与地之间，而目标专利的特征I要求连接在“交叉耦合电平转换器”与地之间。由于对比文件未公开“交叉耦合电平转换器”（特征C），因此该尾电流控制晶体管与目标专利所限定的连接对象不同，该特征未被公开。 |
| **技术特征J：** 被耦合以控制所述尾电流控制晶体管的第一电流镜。《未公开》 | 对比文件图1中，定電流源回路10被描绘为一个简单的恒流源符号，其具体实现电路未公开。说明书中也未提及使用电流镜来控制该恒流源。 | 对比文件仅公开了存在一个提供恒定电流Is的电流源（10），但并未披露该电流源的具体内部结构，尤其未提及采用“电流镜”结构来控制该电流源。因此，“第一电流镜”这一特定的控制方式未被对比文件公开。 |
| **技术特征K：** 其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。《未公开》 | 对比文件全文未提及任何“电流镜”结构，更未提及由第一电流镜控制的第二电流镜。 | 对比文件完全没有公开任何电流镜结构，因此由电流镜控制去加重晶体管电流的这一特定技术手段未被公开。 |
| **技术特征L：** 其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。《未公开》 | 对比文件图1中，整个电路（包括差分对、可变阻抗电路、电流源）均连接在同一个高电位侧电源Vdd和低电位侧电源Vss（地）之间。未提及任何关于不同功率域供电的内容。 | 目标专利的特征L涉及不同电压功率域之间的电平转换，这是其发明的关键点之一。对比文件的电路工作在单一的电源电压下，未提及或暗示存在不同的功率域，也未涉及不同功率域间的电平转换问题。因此，该特征未被对比文件公开。 |
| **技术特征M：** 其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。《隐含公开》 | 对比文件[2]段：“例えばパーソナルコンピュタと外部記憶装置との間、テレビジョン受像機とＤＶＤ記録再生装置との間で有線を用いて高速信号伝送を行う際”（例如，在个人电脑与外部存储装置之间、电视机与DVD记录再生装置之间进行有线高速信号传输时）。 | 对比文件明确其电路可用于个人电脑、电视机、DVD播放/记录装置等设备之间的高速有线信号传输。这些设备类型与目标专利权利要求中列举的“电视”、“计算机”、“DVD播放器”等存在重叠。虽然对比文件未具体提及“HDMI v1.4兼容设备”，但其描述的应用场景（高速音视频数据传输）与HDMI接口的应用场景高度相关。本领域技术人员可以合理推断，该集成电路可用于此类音视频设备中。因此，该特征被对比文件隐含公开。 |
| **技术特征N：** 其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。《隐含公开》 | 对比文件标题即为“半导体集積回路”（Semiconductor integrated circuit）。[2]段开头也明确“本発明は、半導体集積回路に係り”（本发明涉及半导体集成电路）。 | 对比文件的主题即为“半导体集成电路”，这意味着其所描述的电路（包括其构成部分）必然是制作在半导体管芯（芯片）上的。这是半导体集成电路的固有属性。因此，本领域技术人员能够毫无疑义地得出，对比文件公开的电路（相当于目标专利中的预驱动器、驱动器等）是集成在至少一个半导体管芯上的。该特征被对比文件隐含公开。 |
<<<a>>><<<b>>><<<f>>><<<m>>><<<n>>>