对比文件名称：2008-09-11_DE112005003742T_发明专利_DE112005003742T5 LVDS driver with pre-emphasis
目标专利名称：带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
本次调用的模型名称：专利创造性评估模型
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：串行化器《隐含公开》 | 说明书第[0007]段：“The driver comprises a pre-emphasis block (405) to produce a pre-emphasis signal...”；第[0035]段：“...an input Vn+ (which is the signal to be transmitted with a pre-emphasis by the LVDS driver)...” | 目标专利的“串行化器”是产生差分数据流的源头。对比文件虽然没有明确提及“串行化器”这一术语，但其描述的LVDS驱动器接收输入信号Vn+（以及互补信号Vn-）以进行传输。在高速串行通信领域，此类输入信号通常由串行化器产生，以将并行数据转换为串行数据流。本领域技术人员阅读对比文件时，能够毫无疑义地理解该LVDS驱动器需要一个提供串行差分输入信号的前端模块，即串行化器或具有相同功能的电路。因此，该技术特征被对比文件隐含公开。 |
| 技术特征B：被耦合以从所述串行化器接收差分输入的预驱动器，《隐含公开》 | 说明书第[0007]段：“The driver comprises a pre-emphasis block (405)... and a driver circuit (401)”；图4展示了包含延迟块405和驱动电路401的整体驱动器结构。驱动电路接收差分输入Vn+, Vn- (及Vp+, Vp-)并生成具有预加重的差分输出OUT+, OUT-。 | 目标专利的“预驱动器”功能是接收串行化器的差分输入，并进行电平转换和去加重处理，为后级驱动器提供适配后的信号。对比文件中的整体驱动器（包含延迟块405和驱动电路401）接收输入信号Vn+，并对其进行预加重处理后输出。虽然对比文件将其整体称为“driver”，但其驱动电路401接收输入信号并进行信号调理（预加重）的功能，实质上扮演了“预驱动器”的角色。本领域技术人员可以理解，该电路块即是为驱动负载而进行信号预处理的单元。因此，该技术特征被对比文件隐含公开。 |
| 技术特征C：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出《未被公开》 | 说明书第[0035]段：“The LVDS driver circuit (401) includes ... two PMOS ... switches (409a and 409b), two NMOS ... switches (411a and 411b)...”；图4显示驱动电路包含PMOS开关409a、409b和NMOS开关411a、411b。 | 目标专利的核心部件之一是“全PMOS交叉耦合电平转换器”，其由四个PMOS晶体管构成，用于实现从低电压域到中间电压域的差分电平转换，并具有高速、低输入电容的优点。对比文件图4的驱动电路401使用了两个PMOS晶体管（409a, 409b）和两个NMOS晶体管（411a, 411b）构成的电流导引（current-steering）结构，并非“全PMOS”架构，更非“交叉耦合”连接方式。交叉耦合结构特指输出交叉反馈到输入的连接，用于锁存或加速翻转，而对比文件的电路是简单的开关串联结构。两者电路拓扑和作用（电流开关 vs. 电平转换）均不同。因此，该技术特征未被对比文件公开。 |
| 技术特征D：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，《未被公开》 | 说明书第[0035]段：“...two elements which act as resistors to control the current sharing... A resistance (403a) is located in branch A and is arranged parallel to the PMOS (409a), and a resistor (403b) is located in branch B and is arranged parallel to the PMOS (409b). The two resistors (403a and 403b) are controlled by an input signal pre_em_plse...” | 目标专利的“两个去加重PMOS晶体管”与交叉耦合电平转换器的输出相连，形成去加重抽头，用于对信号边沿进行补偿（去加重）。对比文件中的元件403a和403b被描述为“电阻”或“晶体管”，它们与PMOS开关409a、409b并联，并由预加重信号pre_em_plse控制，用于在非预加重期间分流电流，从而实现预加重（pre-emphasis）。预加重（增强高频）与去加重（补偿衰减）是信号处理的两种相关但方向不同的技术。更重要的是，对比文件的这些元件是并联在分支的PMOS开关上，而非连接在类似目标专利的交叉耦合电平转换器的“输出”上。因此，该技术特征未被对比文件公开。 |
| 技术特征E：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合《未被公开》 | 同上，元件403a/b与PMOS开关409a/b并联，但整个驱动电路401并非“交叉耦合电平转换器”。 | 由于技术特征C中的“全PMOS交叉耦合电平转换器”未被公开，因此“与交叉耦合电平转换器并联耦合”这一连接关系在对比文件中不存在对应结构。对比文件中403a/b是与单个PMOS开关并联，而非与一个由四个PMOS晶体管构成的交叉耦合结构并联。因此，该技术特征未被对比文件公开。 |
| 技术特征F：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。《未被公开》 | 说明书及图4显示驱动电路401的输出OUT+/OUT-直接连接到负载电阻RL。未明确描述一个独立的、接收预驱动器输出并进行再次驱动的“驱动器”级。 | 目标专利明确区分了“预驱动器”和“驱动器”两个级联的电路模块，驱动器用于放大预驱动器的信号以驱动传输线。对比文件描述的是一个完整的LVDS驱动电路（driver circuit 401），其输出直接驱动负载电阻RL。虽然在实际系统中，该输出可能连接至片外驱动器或传输线，但对比文件的文本和附图均未公开一个独立于所述驱动电路401的、专门配置的“驱动器”模块。本领域技术人员不能从对比文件中直接或隐含地得出该分立驱动器的存在。因此，该技术特征未被对比文件公开。 |
| 技术特征G：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。《未被公开》 | 说明书第[0035]段：“The PMOS (409a) is controlled by an input Vp+, the PMOS (409b) is controlled by an input Vp-... the NMOS (411a) is controlled by an input Vn- and the NMOS (411b) is controlled by an input Vn+”。输入信号控制不同晶体管的栅极。 | 该特征描述了差分输入信号直接连接到交叉耦合电平转换器的互补输入端的具体连接方式。如前述，对比文件不存在“交叉耦合电平转换器”这一结构。其输入信号Vp+, Vp-, Vn+, Vn-分别控制不同的PMOS和NMOS开关的栅极，这是一种差分开关控制逻辑，而非连接到一个具有互补输入端的交叉耦合对。因此，该技术特征未被对比文件公开。 |
| 技术特征H：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。《未被公开》 | 说明书第[0035]段：“The two resistors (403a and 403b) are controlled by an input signal pre_em_plse”。控制信号pre_em_plse来自延迟块405，而非直接来自串行化器的差分输入（如Vn+）。 | 目标专利中，去加重PMOS晶体管的输入直接接收来自串行化器的差分输入信号。对比文件中，控制分流元件403a/b的信号pre_em_plse是经过延迟块405处理后的预加重控制信号，并非原始的差分数据输入信号（Vn+, Vn-等）。两者的控制信号来源和性质不同。因此，该技术特征未被对比文件公开。 |
| 技术特征I：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管《未被公开》 | 说明书第[0035]段及图4显示有NMOS开关411a和411b连接在输出节点与地之间，并受输入信号Vn-和Vn+控制。 | 目标专利的“尾电流控制晶体管”是用于为交叉耦合电平转换器提供可调偏置电流的晶体管，其栅极由电流镜控制。对比文件中的NMOS晶体管411a和411b是作为下桥开关，用于在差分对中引导电流流向地，其通断由数据信号直接控制，其作用是构成电流路径的开关而非提供稳定偏置的尾电流源。两者结构、控制方式及在电路中的作用均不相同。因此，该技术特征未被对比文件公开。 |
| 技术特征J：被耦合以控制所述尾电流控制晶体管的第一电流镜。《未被公开》 | 对比文件图4中有一个恒流源407（constant DC power source），但未描述其由电流镜控制。 | 目标专利使用第一电流镜来精确控制尾电流控制晶体管的电流。对比文件中仅采用了一个简单的恒流源407来提供总电流，并未公开任何电流镜结构来控制尾电流晶体管。因此，该技术特征未被对比文件公开。 |
| 技术特征K：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。《未被公开》 | 对比文件全文未提及任何电流镜结构，更未提及由第一电流镜控制的第二电流镜。 | 目标专利采用两级电流镜（第一电流镜和第二电流镜）来分别为尾电流控制晶体管和去加重PMOS晶体管提供受控的电流。对比文件完全没有涉及任何电流镜结构，其电流分配是通过开关和电阻元件实现的。因此，该技术特征未被对比文件公开。 |
| 技术特征L：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。《未被公开》 | 对比文件提到了电源VDD，但未提及多个功率域（power domain），也未描述不同电路部分在不同电压域下工作并进行电平转换。 | 目标专利明确区分了串行化器（1.0V域）和电平转换器（1.8V域）由不同功率域供电，这是其实现电压电平转换功能的基础。对比文件仅提及一个电源VDD，未公开任何关于多个功率域或在不同电压域之间进行电平转换的内容。因此，该技术特征未被对比文件公开。 |
| 技术特征M：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。《未被公开》 | 对比文件背景技术部分提及LVDS用于高速数据传输（如大于100Mbps），但未具体提及HDMI或列举目标专利中所述的具体应用设备类型。 | 目标专利限定了其集成电路的具体应用场景，特别是HDMI v1.4兼容设备及其他多媒体设备。对比文件仅一般性地描述了LVDS驱动器用于高速数据通信，并未将其应用具体限定到HDMI或所列出的任何特定设备类型。因此，该技术特征未被对比文件公开。 |
| 技术特征N：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。《未被公开》 | 对比文件全文未提及“半导体管芯”、“集成”或类似关于制造工艺或封装形式的限定。 | 目标专利该特征涉及电路的物理实现形式，即集成在半导体管芯上。对比文件仅描述了电路的功能和结构，并未涉及该电路的物理实现方式或制造工艺。因此，该技术特征未被对比文件公开。 |
<<<a>>><<<b>>>