**对比文件名称**：2009-01-29_JP2009503985A_发明专利_JP2009503985A Fast driver equalization method and system
**目标专利名称**：带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
**本次调用模型名称**：专利创造性评估模型
以下是根据您的要求创建的特征比对表格及分析。
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：包括：串行化器** <br>**《隐含公开》** | [2] “ラッチ−マルチプレクサ・プリドライバ１２は、２つの1/2レート（1/2倍速）のデータ信号Ａ0及びＡ1を入力ポート１１Ａ及び１１Ｂで受信し、クロック１６から受信した周期Ｔのフルレート差動クロック信号ＣＬＫを用いてこれらのデータ信号を多重化してフルレートのデータ信号にする。” <br>（翻译：锁存-多路复用器-预驱动器12在输入端口11A和11B接收两个1/2速率的数据信号A0和A1，并使用从时钟16接收的周期T的全速率差分时钟信号CLK将这些数据信号复用成全速率数据信号。） | 对比文件虽然没有明确使用“串行化器（Serializer）”这一术语，但其描述的“锁存-多路复用器-预驱动器12”的功能是将两个1/2速率的并行数据信号复用成一个全速率的串行数据流。这与目标专利中“串行化器”的功能（将并行数据转换为高速串行数据流）实质相同。本领域技术人员能够毫无疑义地理解，对比文件中的“锁存-多路复用器-预驱动器”模块执行了串行化功能，因此该技术特征被**隐含公开**。 |
| **技术特征B：被耦合以从所述串行化器接收差分输入的预驱动器，** <br>**《隐含公开》** | [2] “図１に、ラッチ−マルチプレクサ（多重器）・プリドライバ（前置駆動回路）１２、及びアナログドライバ１４を具えたＳＬＶＳドライバの簡略化したブロック図を示す。” <br>“このフルレートのデータ信号をアナログドライバ１４に供給する。” <br>（翻译：图1显示了具有锁存-多路复用器-预驱动器12和模拟驱动器14的SLVS驱动器的简化框图。…将全速率数据信号提供给模拟驱动器14。） | 对比文件中的“锁存-多路复用器-预驱动器12”输出全速率数据信号，并将其提供给后续的“模拟驱动器14”。这里的“锁存-多路复用器-预驱动器12”作为一个整体，接收差分输入（数据信号A0, A1和时钟CLK），并进行信号调理后输出给驱动器，其作用与目标专利中“预驱动器”的作用（接收串行器输出，进行信号适配和驱动）是相同的。因此，该模块被**隐含公开**为目标专利的“预驱动器”。 |
| **技术特征C：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出** <br>**《未公开》** | 未找到相关内容。对比文件中的驱动器（14， 114）使用NMOS晶体管（见[2]“全Ｎ−ＭＯＳプッシュプル50電圧源のＤ２Ａドライバ”），且其结构是推挽输出结构，并非“交叉耦合”的电平转换器结构。 | 目标专利的该特征明确限定了预驱动器的核心结构是“全PMOS交叉耦合电平转换器”，用于实现电压电平的转换（例如从1.0V域转换到更高电压域）。对比文件中的驱动器是NMOS推挽结构（见图2、图4描述），其目的是产生适合传输线的差分电压摆幅，并未提及或暗示任何“电平转换”功能，也未采用“PMOS交叉耦合”的拓扑结构。两者在器件类型（PMOS vs NMOS）、电路结构（交叉耦合 vs 推挽）和核心功能（电平转换 vs 信号驱动/均衡）上均存在根本差异。因此，该技术特征**既未被直接公开，也未被隐含公开**。 |
| **技术特征D：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管，** <br>**《未公开》** | [2] “ディエンファシス・ドライバ１１４は主アナログドライバ１４に並列様式に結合され” <br>（翻译：去加重驱动器114以并联方式连接到主模拟驱动器14。） <br> [2] “図４に、本発明による、出力側に並列に結合された主アナログドライバ１４及びディエンファシス・ドライバ１１４の簡略化した回路図を示す。” | 目标专利的“去加重PMOS晶体管”是作为“抽头”耦合到交叉耦合电平转换器的输出节点，以提供去加重电流路径。对比文件确实公开了一个并联的“去加重驱动器（ディエンファシス・ドライバ）114”用于实现信号去加重（或预加重）。然而，对比文件的去加重驱动器是一个完整的、与主驱动器结构相同的NMOS推挽驱动器单元（见图4及其描述），其输出与主驱动器输出直接并联。它并非目标专利所限定的、作为“抽头”形式的“两个去加重PMOS晶体管”。更重要的是，特征D是依附于特征C的特定结构（交叉耦合电平转换器）的，而对比文件完全没有该结构。因此，该技术特征**未被公开**。 |
| **技术特征E：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合** <br>**《未公开》** | 同上。对比文件公开了主驱动器与去加重驱动器并联（[2]“並列様式に結合”），但这两个驱动器都是完整的NMOS推挽结构，并非PMOS晶体管与交叉耦合电平转换器的并联。 | 该特征限定了去加重晶体管与**交叉耦合电平转换器**的并联关系。由于对比文件未公开“交叉耦合电平转换器”（特征C），因此也就不存在与之并联的“两个去加重PMOS晶体管”。即使考虑功能上的“并联”概念，对比文件也是两个完整驱动器的并联，而非目标专利中描述的作为“抽头”的特定晶体管与核心转换器的并联。因此，该技术特征**未被公开**。 |
| **技术特征F：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。** <br>**《直接公开》** | [2] “アナログドライバ１４は、ラッチ−マルチプレクサ・プリドライバ１２の出力信号を、例えば好適には400mV〜600mVの低スイング（振れ幅、上下幅）電圧に変換する。” <br>“出力信号out_P及びout_Mは、伝送線３０に結合されたそれぞれポート１８及び２０を経由して供給される。” <br>（翻译：模拟驱动器14将锁存-多路复用器-预驱动器12的输出信号转换为例如优选为400mV~600mV的低摆幅电压。输出信号out_P和out_M通过分别连接到传输线30的端口18和20提供。） | 对比文件中的“模拟驱动器14”接收来自“锁存-多路复用器-预驱动器12”（即隐含的预驱动器）的输出信号，并将其转换为适合在传输线上传输的差分信号（out_P, out_M）。这与目标专利中“驱动器”的功能（接收预驱动器输出并驱动传输线）完全一致。因此，该技术特征被**直接公开**。 |
| **技术特征G：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。** <br>**《未公开》** | 未找到相关内容。对比文件中的信号连接是：预驱动器（12）的输出连接到驱动器（14）的输入（A， B）（见图2）。未提及任何“交叉耦合电平转换器”及其“互补输入”。 | 该特征描述了差分输入信号连接到交叉耦合电平转换器的具体方式。由于对比文件未公开“交叉耦合电平转换器”（特征C），因此也不可能公开其输入连接方式。该特征依赖于目标专利的特定电路架构，在对比文件中找不到对应内容。因此，该技术特征**未被公开**。 |
| **技术特征H：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。** <br>**《未公开》** | [2] “入力信号は入力ポート１３０及び１３２に互いに反転された様式で供給され” <br>（翻译：输入信号以彼此反相的方式提供给输入端口130和132。） <br> 图3显示去加重单元100的输入（130， 132）连接到预驱动器12内部的节点（140， 142）。 | 该特征描述了差分输入信号也连接到去加重晶体管的输入。对比文件中，去加重驱动器114的输入信号（A_d, B_d）确实是通过一个延迟/反相电路从主数据路径中派生出来的（见图3，节点140, 142）。然而，对比文件的去加重驱动器是一个完整的单元，其输入信号是经过处理（延迟并反相）后的信号，并非直接来自串行化器的原始差分输入线。更重要的是，对比文件未使用“去加重PMOS晶体管”这一结构。因此，该技术特征**未被公开**。 |
| **技术特征I：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管** <br>**《未公开》** | 未找到相关内容。对比文件图2、图4所示的NMOS推挽驱动器电路结构中，没有与目标专利图4、图5中“尾电流控制晶体管（430， 530）”对应的、用于设置共模电流的晶体管。对比文件驱动器的电流路径由电源、上拉电阻、开关晶体管（m1-m4）、下拉电阻和地构成，是电压模驱动结构，并非目标专利所示的电流镜控制的电流模结构。 | 目标专利的“尾电流控制晶体管”是其全PMOS交叉耦合电平转换器架构中的一个关键组件，用于与电流镜配合设置输出共模电平。对比文件的驱动器采用完全不同的电路架构（NMOS电压模推挽），不存在功能或结构上对应的“尾电流控制晶体管”。因此，该技术特征**未被公开**。 |
| **技术特征J：被耦合以控制所述尾电流控制晶体管的第一电流镜。** <br>**《未公开》** | 未找到相关内容。对比文件未提及任何电流镜结构。 | 该特征是第一电流镜控制尾电流晶体管。如上所述，对比文件的驱动器架构中既无“尾电流控制晶体管”，也无“电流镜”。因此，该技术特征**未被公开**。 |
| **技术特征K：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。** <br>**《未公开》** | 未找到相关内容。对比文件未提及任何电流镜结构，更不用说两级电流镜。 | 该特征涉及为去加重路径提供偏置电流的二级电流镜结构。对比文件完全没有公开任何电流镜，其去加重驱动器的偏置方式是通过电阻实现的（见图4中的Re1, Re2），与目标专利的电流镜控制方式完全不同。因此，该技术特征**未被公开**。 |
| **技术特征L：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。** <br>**《未公开》** | 未找到相关内容。对比文件未提及功率域划分。 | 目标专利该特征旨在解决跨不同电压域的电平转换问题。对比文件的整个系统（包括预驱动器、主驱动器、去加重驱动器）并未被描述为由不同的电源电压供电，也未涉及任何功率域转换的概念。因此，该技术特征**未被公开**。 |
| **技术特征M：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。** <br>**《未公开》** | 未找到相关内容。对比文件背景技术提及LVDS用于高速串行数据传输，但未具体限定其集成的终端设备类型。 | 该特征是对集成电路应用场景的限定。对比文件虽然涉及高速数据传输，但并未具体公开或暗示其电路可用于或集成于HDMI v1.4兼容设备等目标专利所列举的特定设备中。应用领域的列举属于具体用途限定，在对比文件中没有依据。因此，该技术特征**未被公开**。 |
| **技术特征N：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。** <br>**《直接公开》** | [2] “すべての構成要素を単一の半導体チップ上に集積することが好ましく” <br>（翻译：优选将所有组件集成在单个半导体芯片上。） | 对比文件明确教导了其整个系统（包含相当于串行化器、预驱动器、驱动器的组件）可以集成在单个半导体芯片（即半导体管芯）上。这直接公开了目标专利的该集成特征。因此，该技术特征被**直接公开**。 |
### **结论**
根据以上对比分析：
* 技术特征 **F** 和 **N** 被对比文件**直接公开**。
* 技术特征 **A** 和 **B** 被对比文件**隐含公开**。
* 技术特征 **C, D, E, G, H, I, J, K, L, M** 均**未被公开**（既非直接公开，也非隐含公开）。
<<<a>>><<<b>>><<<F>>><<<N>>>