对比文件名称：2009-07-16_US2009179682A_发明申请_US20090179682A1 High Speed Driver Equalization
目标专利名称：带有内置去加重的高速预驱动器和电压电平转换器CN103947114B
模型名称：DeepSeek
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：包括：串行化器 《直接公开》 | 说明书[0019]段：“The latch-mux predriver 12 receives two ½ rate—speed—data signals A0 and A1 at input ports 11A and 11B and multiplexes them into a full rate data signal...” （锁存复用预驱动器12在输入端口11A和11B接收两个半速率数据信号A0和A1，并将它们复用成全速率数据信号...） | 对比文件公开了“latch-mux predriver”，其功能是接收并行（半速率）数据信号并将其复用为串行（全速率）数据信号，这本质上就是串行化器（serializer）的功能。本领域技术人员能够毫无疑义地确定其公开了串行化器这一组件。 |
| 技术特征B：被耦合以从所述串行化器接收差分输入的预驱动器 《直接公开》 | 说明书[0019]段：“The latch-mux predriver 12... The full rate data signal is then provided to the analog driver 14.” （锁存复用预驱动器12...然后全速率数据信号被提供给模拟驱动器14。） 图1：显示了latch-mux predriver（锁存复用预驱动器）12，其输出连接到analog driver（模拟驱动器）14。 | 对比文件公开了“latch-mux predriver”和“analog driver”。其中，“latch-mux predriver”接收数据信号并进行处理（复用），然后输出至驱动器。这与目标专利中“预驱动器”的功能定位（接收串行化器输出并处理以驱动后续驱动器）相同。因此，对比文件直接公开了预驱动器。 |
| 技术特征C：其中所述预驱动器包括：全p型金属氧化物硅(PMOS)交叉耦合电平转换器，其包括四个PMOS晶体管以从所述串行化器接收差分输入并提供预驱动器输出 《未公开》 | 说明书[0019]段：描述了latch-mux predriver。 说明书[0021]段及图2：描述了“all Nmos push-pull 50 voltage source D2A driver”（全NMOS推挽50欧姆电压源D/A驱动器），其包括四个NMOS晶体管（m1-m4）。 | 目标专利的预驱动器核心特征在于使用“全PMOS交叉耦合电平转换器”。对比文件公开的预驱动器（latch-mux predriver）是数字复用逻辑电路，其后的驱动器（analog driver 14）是使用NMOS晶体管的推挽结构驱动器。无论是预驱动器还是驱动器，均未公开使用“四个PMOS晶体管”的“交叉耦合电平转换器”结构。两者采用的技术方案（晶体管类型、电路拓扑、工作原理）截然不同。 |
| 技术特征D：形成分别耦合到所述交叉耦合电平转换器的输出的去加重抽头的两个去加重PMOS晶体管 《未公开》 | 说明书[0024]段及图3-4：公开了“de-emphasis driver”（去加重驱动器）114，它是一个完整的驱动器电路（包含晶体管m1_d-m4_d和电阻Re1, Re2），与主驱动器14并联。 | 目标专利使用“两个去加重PMOS晶体管”作为“去加重抽头”耦合到交叉耦合电平转换器的输出端。对比文件公开的是一个完整的“de-emphasis driver”电路（使用NMOS晶体管），其输出端与主驱动器的输出端并联。对比文件并未公开使用两个特定的PMOS晶体管作为“抽头”来提供去加重功能的技术方案。两者实现去加重的具体电路结构和元器件不同。 |
| 技术特征E：其中所述两个去加重PMOS晶体管与所述交叉耦合电平转换器并联耦合 《直接公开》 | 说明书[0024]段：“The de-emphasis driver 114 is coupled to the main analog driver 14 in a parallel fashion, i.e. ports 118 and 120 of the de-emphasis driver 114 are coupled to ports 18 and 20, respectively.” （去加重驱动器114以并联方式耦合到主模拟驱动器14，即去加重驱动器114的端口118和120分别耦合到端口18和20。） 图4：明确显示了主驱动器14和去加重驱动器114的并联连接。 | 目标专利中，两个去加重PMOS晶体管与交叉耦合电平转换器“并联耦合”。对比文件中，去加重驱动器（de-emphasis driver）与主驱动器（main analog driver）以“并联方式”连接。虽然两者并联的具体对象（晶体管 vs 完整驱动器）和器件类型不同，但“并联耦合”这一连接关系已被对比文件直接公开。 |
| 技术特征F：耦合到预驱动器输出并被配置成从所述预驱动器接收差分输入的驱动器。 《直接公开》 | 说明书[0019]段：“The latch-mux predriver 12... The full rate data signal is then provided to the analog driver 14.” （锁存复用预驱动器12...然后全速率数据信号被提供给模拟驱动器14。） 图1：显示了analog driver（模拟驱动器）14。 | 对比文件明确公开了“analog driver 14”，它接收来自预驱动器（latch-mux predriver）12的输出信号。这与目标专利中驱动器的功能（接收预驱动器输出）完全相同。因此，该技术特征被直接公开。 |
| 技术特征G：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述交叉耦合电平转换器的相应互补输入。 《隐含公开》 | 说明书[0021]段：“...with bases of transistors m1 and m4 being coupled for receiving component A of the predriver output signal and with the bases of transistors m2 and m3 being coupled for receiving component B of the differential predriver output signal.” （...晶体管m1和m4的基极被耦合以接收预驱动器输出信号的分量A，而晶体管m2和m3的基极被耦合以接收差分预驱动器输出信号的分量B。） | 目标专利中，差分输入的两条线分别连接到交叉耦合电平转换器的两个互补输入端。对比文件中，驱动器的差分输入（分量A和B）分别连接到两组晶体管的基极（m1/m4和m2/m3）。虽然对比文件的驱动器不是交叉耦合电平转换器，但其接收差分输入的方式（两个信号分量分别连接到电路的两侧）体现了“每一输入线耦合到相应（互补）输入”的基本连接关系。本领域技术人员可以合理推断出这种连接方式是实现差分驱动所必需的常规技术手段。因此，该特征被隐含公开。 |
| 技术特征H：其特征在于，来自所述串行化器的所述差分输入的每一输入线耦合到所述去加重PMOS晶体管中的相应一个去加重PMOS晶体管的输入。 《隐含公开》 | 说明书[0024]段及图3：公开了第二锁存复用预驱动器112接收输入信号，其输出（A_d, B_d）连接到去加重驱动器114的输入。图4显示了去加重驱动器114的晶体管m1_d-m4_d的基极接收信号A_d和B_d。 | 目标专利中，差分输入也连接到去加重PMOS晶体管的输入。对比文件中，去加重驱动器114作为一个整体，其输入（来自第二预驱动器112的差分信号A_d, B_d）也分别连接到其内部晶体管的相应输入端（虽然具体连接细节在附图中未完全展开，但本领域技术人员根据图4和差分驱动电路的常规设计可以合理推断，差分信号的两条线需要分别连接到去加重驱动器两侧的相应晶体管上）。因此，该特征被隐含公开。 |
| 技术特征I：其特征在于，进一步包括：耦合在所述交叉耦合电平转换器与接地之间的尾电流控制晶体管 《未公开》 | 无相应内容。 | 对比文件全文未提及“尾电流控制晶体管”或类似结构。其驱动器电路（图2，图4）采用电阻和电源/地平面直接为晶体管供电的结构，没有使用独立的尾电流控制晶体管来设置工作电流。因此，该特征未被公开。 |
| 技术特征J：被耦合以控制所述尾电流控制晶体管的第一电流镜。 《未公开》 | 无相应内容。 | 由于对比文件未公开“尾电流控制晶体管”（特征I），自然也未公开用于控制它的“第一电流镜”。目标专利中电流镜用于精确控制尾电流，而对比文件的驱动器电路中没有此类电流镜结构。 |
| 技术特征K：其特征在于，进一步包括：第二电流镜，所述第二电流镜被耦合以由所述第一电流镜控制，并且用以向所述两个去加重PMOS晶体管提供电流。 《未公开》 | 无相应内容。 | 对比文件未公开任何电流镜结构，更未公开由第一电流镜控制的第二电流镜用于向去加重元件提供电流。目标专利的电流镜结构是其特定偏置和电流控制方案的一部分，对比文件中没有相应内容。 |
| 技术特征L：其特征在于，所述串行化器由第一功率域供电，并且所述交叉耦合电平转换器由第二功率域供电。 《未公开》 | 无相应内容。 | 对比文件未提及“第一功率域”、“第二功率域”或任何关于不同电压域供电的描述。其电路描述中提到了“supply plane Vx”和“ground”，但未区分串行化器（预驱动器）和驱动器（电平转换部分）由不同电压的电源供电。目标专利中跨功率域进行电压电平转换是其一个重要技术点，对比文件未涉及此概念。 |
| 技术特征M：其特征在于，所述集成电路与HDMI v1.4兼容设备、移动设备、机顶盒、电视、计算机、计算机视频卡、游戏控制台、DVD播放器、卫星接收机、监视器、显示器头戴式送受话器、视频中继器、摄像机、家庭影院接收机和视频切换设备中的至少一者集成。 《隐含公开》 | 说明书[0036]段：“Preferably, all components are integrated on a single semiconductor chip...”（优选地，所有组件都集成在单个半导体芯片上...） 背景技术[0002]段：“It is widely adopted in telecommunication equipment...”（它被广泛应用于通信设备中...） | 目标专利限定了集成电路可集成的具体设备类型列表。对比文件虽然没有列出完全相同的具体设备列表，但其背景技术指出其技术（LVDS）广泛应用于通信设备（telecommunication equipment），并且优选方案是将所有组件集成在单个半导体芯片上。本领域技术人员可以理解，这种高速驱动均衡技术可以应用于需要高速数据传输的各种电子设备中，包括但不限于目标专利所列的某些设备类型（如计算机、监视器等）。因此，该集成应用的特征被隐含公开。 |
| 技术特征N：其特征在于，所述串行化器、所述预驱动器和所述驱动器中的至少一者集成在至少一个半导体管芯上。 《直接公开》 | 说明书[0036]段：“Preferably, all components are integrated on a single semiconductor chip...”（优选地，所有组件都集成在单个半导体芯片上...） | 对比文件明确公开了其所有组件（包括预驱动器、驱动器等）优选集成在单个半导体芯片上。这直接公开了“集成在至少一个半导体管芯上”的特征。 |
<<<A>>><<<B>>><<<E>>><<<F>>><<<N>>><<<g>>><<<h>>><<<m>>>