对比文件名称：JP2001160744A_Description_20260321_0233
目标专利名称：400具有内建负载衰减器的宽带数_模转换器CN102549929B
本次调用模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：其包括：数/模转换器DAC，其具有第一输出端和第二输出端，《直接公开》 | 【0003】各差動スイッチング回路４は、対応する電流源２に接続され、電流源により生成された電流Ｉを、変換器の第１の接続線Ａに接続される第１の端子又は変換器の第２の接続線Ｂに接続される第２の端子のいずれかに切り換える。【0018】回路の第１の出力端子ＯＵＴＡは第１の接続ラインＡに接続され、回路の第２の出力端子ＯＵＴＢは第２の接続ラインＢに接続されている。 | 对比文件明确公开了其电路（DAC）具有两个输出端子（第一输出端子OUTA和第二输出端子OUTB）。这与目标专利中DAC具有第一输出端和第二输出端的特征相同。在对比文件中，这两个输出端用于输出差动的模拟信号，其作用与目标专利中DAC输出端的作用相同。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征B：其中所述DAC包括双级联电流源和差动电流模式开关DCMS《未公开》 | 【0003】ＤＡＣ１は、複数（ｎ個）の同一の電流源２1 から２n を有する。...ＤＡＣ１は、更にｎ個の電流源２1 から２n にそれぞれ対応する複数の差動スイッチング回路４1 から４n を有する。 | 对比文件公开了DAC包括多个电流源（２）和多个差动切换回路（４）。差动切换回路（４）相当于目标专利中的差动电流模式开关（DCMS）。然而，对比文件中的电流源是简单的恒流源，并未描述其为“双级联”结构。目标专利说明书[0050]明确限定双级联电流源包含两个级联的PMOS晶体管。对比文件中用于提供电流的“定電流源１４”是连接到电源和共通节点的单一元件，并未公开级联的电流源结构。因此，该技术特征未被直接公开。同时，对比文件中也未给出任何启示或动机，使本领域技术人员能够合理推断出使用双级联电流源。因此，也未隐含公开。 |
| 技术特征C：直流DC补偿级，其具有连接到所述DAC相应的所述第一输出端和第二输出端的第一输出端和第二输出端《未公开》 | 【0016】中間ノードＩＮ１とＩＮ２はそれぞれ抽気（ブリード:bleed）電流源１８又は２０にも接続されている。各ブリード電流源は、ANALOG VDDから接続される中間ノードに実質的に一定の電流ＩBLEED を供給する独自の定電流源を有する。 | 对比文件公开了在中间节点IN1和IN2上连接有“抽气电流源”（即泄放电流源）18和20，它们提供恒定的泄放电流IBLEED。该泄放电流源的功能是确保级联晶体管始终保持导通状态（见[0019]），而非目标专利中“DC补偿级”的功能。目标专利的DC补偿级（图3，324）的作用是“将DC分量添加到模拟输出”并“提供额外电流以用于负载衰减器的适当操作”（见[0036]），其输出直接连接到DAC的输出端。对比文件的泄放电流源虽然也提供额外电流，但其连接点（中间节点IN1/IN2）和作用（维持级联管导通）与目标专利的DC补偿级有本质不同。因此，该技术特征既未被直接公开，也未被隐含公开。 |
| 技术特征D：负载衰减器，其经适配以起隔离级的作用且具有第一输入端和第二输入端，《未公开》 | 【0015】１つ以上の前記セグメントの前記第１の結合信号端子と前記スイッチング手段の間に接続され、関係する前記セグメントの前記スイッチング手段を、その端子の電位の変動から起きる電位の変動から遮蔽する第１の遮蔽手段と、...第２の遮蔽手段と。 | 对比文件的核心发明点在于使用“遮蔽手段”（即级联晶体管）来屏蔽开关晶体管，使其免受输出端子电位变动的影响（见[0013]）。虽然“遮蔽”作用与“隔离”有相似之处，但对比文件中的级联晶体管是集成在电流切换单元（セグメント）内部的一部分，并非一个独立的、具有“衰减”功能的“负载衰减器”模块。目标专利的负载衰减器（图3，330）是一个独立的、具有特定放大器-晶体管反馈结构的电路块，用于实现阻抗变换和隔离。因此，对比文件并未公开“负载衰减器”这一技术特征。 |
| 技术特征E：其中所述DAC的所述第一输出端和第二输出端和所述DC补偿级的所述第一输出端和第二输出端被输入进所述负载衰减器相应的所述第一输入端和第二输入端，《未公开》 | 无相应内容。 | 由于对比文件既未公开“DC补偿级”（特征C），也未公开“负载衰减器”（特征D），因此也就不可能存在将DAC输出端和DC补偿级输出端连接到负载衰减器输入端的技术特征。该连接关系是建立在这两个特定部件存在的基础上的。因此，该技术特征未被公开。 |
| 技术特征F：且其中所述DC补偿级提供额外电流以使能所述负载衰减器在它的整个操作区域上的操作。《未公开》 | 【0016】各ブリード電流源は、ANALOG VDDから接続される中間ノードに実質的に一定の電流ＩBLEED を供給する独自の定電流源を有する。【0019】ブリード電流ＩBLEED は、...いくらかの電流（すなわち、ブリード電流ＩBLEED ）が関係するブランチのカスケード・トランジスタ２２又は２４を通して流れ続け、カスケード・トランジスタをオン状態に保持することを保証する。 | 对比文件的泄放电流源（18，20）确实提供额外电流（IBLEED），但其目的是为了使级联晶体管（22，24）在对应的开关管关断时仍能保持导通状态，从而维持屏蔽效果。这与目标专利中DC补偿级专门为“使能负载衰减器在它的整个操作区域上的操作”而提供额外电流的作用完全不同。目标专利的负载衰减器是一个有源反馈电路，需要偏置电流来工作，而对比文件的级联晶体管是一个简单的共栅放大结构，其泄放电流是为了维持其自身工作点。因此，该技术特征未被公开。 |
| 技术特征G：其中所述双级联电流源具有输出端且所述DCMS具有输入端，且其中所述双级联电流源的所述输出端连接到所述DCMS的所述输入端且连接到导轨电压。《未公开》 | 【0016】共通ノードＣＮと回路の正の電源ラインANALOG VDDの間には、...定電流源１４が接続されている。【0015】各セグメントは、...第１の主スイッチングトランジスタＳ１を有する。...トランジスタＳ１、Ｓ２の各ソースは、...共通ノードＣＮに接続される。 | 对比文件公开了：恒流源14连接在电源（ANALOG VDD）和共通节点（CN）之间；开关晶体管S1、S2的源极连接到共通节点CN。因此，电流源的“输出端”（即节点CN）连接到了开关晶体管（相当于DCMS）的“输入端”（源极）。然而，对比文件中的电流源是“定電流源１４”，并非“双级联电流源”。因此，该技术特征中关于“双级联电流源”的部分未被公开。尽管连接关系类似，但核心的电流源结构不同。 |
| 技术特征H：其中所述双级联电流源包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压且所述第一PMOS晶体管的栅极连接到第一偏压电压《未公开》 | 无相应内容。 | 对比文件全文未公开由两个PMOS晶体管级联构成的双级联电流源的具体结构。目标专利图5（572a，572b）及说明书[0048]-[0049]明确描述了该结构。对比文件中的电流源仅用“定電流源１４”表示，未披露其内部晶体管连接。因此，该技术特征未被直接公开。由于对比文件未提供任何关于使用级联PMOS管作为电流源的教导或启示，本领域技术人员也无法合理推断出该结构。因此，也未隐含公开。 |
| 技术特征I：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述第一PMOS晶体管的漏极且所述第二PMOS晶体管的栅极连接到第二偏压电压。《未公开》 | 无相应内容。 | 同上，对比文件未公开双级联PMOS电流源结构，因此该具体连接关系也未被公开。 |
| 技术特征J：其中从所述负载衰减器发现的所述DAC的电阻等于所述第二PMOS晶体管的跨导乘以第一电阻乘以第二电阻，其中所述第一电阻是所述第二PMOS晶体管的从漏极到所述源极的电阻，且其中所述第二电阻是所述第一PMOS晶体管的从所述漏极到所述源极的电阻。《未公开》 | 无相应内容。 | 该技术特征是一个涉及特定电路结构的电阻计算公式。由于对比文件未公开“负载衰减器”（特征D）和“双级联电流源”（特征B、H、I），因此该计算公式所依赖的电路模型和元件参数在对比文件中不存在。该特征未被公开。 |
| 技术特征K：其中所述DCMS包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第一PMOS晶体管的栅极连接到第一数据输入端，且所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端《直接公开》 | 【0015】各セグメントは、ソースがセグメントの共通ノードＣＮに接続され、ドレインがセグメントの第１の中間ノードＩＮ１に接続されている第１の主スイッチングトランジスタＳ１を有する。...スイッチングトランジスタＳ１とＳ２は、...相補スイッチング信号ＳＷ１とＳＷ２を、そのゲートでそれぞれ受ける。【0017】すべてのセグメントＳＥＧ1 からＳＥＧ１n のそれぞれの第１の出力ノードは、回路の第１の接続ラインＡに共通に接続されており...回路の第１の出力端子ＯＵＴＡは第１の接続ラインＡに接続され... | 对比文件明确公开了差动切换单元（相当于DCMS）包含主开关晶体管S1（PMOS FET）。S1的源极连接到共通节点CN（相当于电流源的输出端），其栅极接收切换信号SW1（相当于数据输入），其漏极连接到第一中间节点IN1，而所有单元的第一中间节点IN1通过级联晶体管最终共同连接到第一输出端子OUTA（即DAC的第一输出端）。尽管路径中插入了级联晶体管，但S1的漏极电流路径最终通向DAC的第一输出端。晶体管类型（PMOS）、连接关系（源-输入、栅-数据、漏-输出）和作用（根据输入信号切换电流）均相同。因此，本领域技术人员能够毫无疑义地得出该技术特征。 |
| 技术特征L：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述双级联电流源的所述输出端，所述第二PMOS晶体管的栅极连接到第二数据输入端，且所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端。《直接公开》 | 【0015】同様に、第２主スイッチングトランジスタＳ２は、共通ノードＣＮに接続されたソースと、セグメントの第２の中間ノードＩＮ２に接続されたドレインとを有する。...【0017】すべてのセグメントＳＥＧ1 からＳＥＧ１n のそれぞれの第２の出力ノードは、回路の第２の接続ラインＢに共通に接続されている...回路の第２の出力端子ＯＵＴＢは第２の接続ラインＢに接続されている。 | 与特征K同理，对比文件公开了第二开关晶体管S2（PMOS FET）。其源极连接到共通节点CN，栅极接收互补切换信号SW2（相当于第二数据输入），其漏极连接到第二中间节点IN2，并最终共同连接到第二输出端子OUTB（即DAC的第二输出端）。技术特征被直接公开。 |
| 技术特征M：其中所述DC补偿级包括：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到导轨电压，其中所述第一PMOS晶体管的漏极连接到所述DAC的所述第一输出端，且其中所述第一PMOS晶体管的栅极连接到PMOS偏压电压VBP《未公开》 | 无相应内容。 | 对比文件未公开“DC补偿级”这一部件，因此其内部包含的PMOS晶体管的具体连接关系自然也未被公开。虽然对比文件有泄放电流源，但其连接点（中间节点IN1/IN2）和目的与目标专利的DC补偿级不同。因此，该技术特征未被公开。 |
| 技术特征N：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述导轨电压，其中所述第二PMOS晶体管的漏极连接到所述DAC的所述第二输出端，且其中所述第二PMOS晶体管的栅极连接到VBP。《未公开》 | 无相应内容。 | 同上，该技术特征未被公开。 |
| 技术特征O：其中所述负载衰减器包括：第一放大器，其中所述第一放大器的正输入端接收第一参考信号《未公开》 | 无相应内容。 | 对比文件全文未公开在DAC输出端使用具有放大器和参考信号输入结构的“负载衰减器”模块。因此，该技术特征未被公开。 |
| 技术特征P：第一p型金属氧化物半导体PMOS晶体管，其中所述第一PMOS晶体管的源极连接到所述负载衰减器的所述第一输入端和所述第一放大器的负输入端，其中所述第一PMOS晶体管的栅极连接到所述第一放大器的输出端，且其中所述第一PMOS晶体管的漏极连接到所述负载衰减器的第一输出端《未公开》 | 无相应内容。 | 同上，对比文件未公开负载衰减器及其内部结构。因此，该技术特征未被公开。 |
| 技术特征Q：第二放大器，其中所述第二放大器的正输入端接收第二参考信号《未公开》 | 无相应内容。 | 同上，该技术特征未被公开。 |
| 技术特征R：第二PMOS晶体管，其中所述第二PMOS晶体管的源极连接到所述负载衰减器的所述第二输入端和所述第二放大器的负输入端，其中所述第二PMOS晶体管的栅极连接到所述第二放大器的输出端，且其中所述第二PMOS晶体管的漏极连接到所述负载衰减器的第二输出端。《未公开》 | 无相应内容。 | 同上，该技术特征未被公开。 |
| 技术特征S：其中所述第一放大器和第二放大器具有转移函数，其中所述第一PMOS晶体管和所述第二PMOS晶体管具有跨导，且其中从所述DAC发现的所述负载衰减器的电阻是所述转移函数与所述跨导的商的倒数。《未公开》 | 无相应内容。 | 该技术特征描述了负载衰减器的阻抗特性公式。由于负载衰减器本身未被公开，该公式所描述的特性也无从谈起。因此，该技术特征未被公开。 |
| 技术特征T：其中从所述负载衰减器发现的所述DAC的电阻与从所述DAC发现的所述负载衰减器的电阻的比率的值的计算不受外部负载电阻限制。《未公开》 | 无相应内容。 | 该技术特征描述了由负载衰减器带来的、DAC与负载之间阻抗比不受外部负载限制的特性。由于负载衰减器未被公开，该特性也未被公开。 |
| 技术特征U：其中所述负载衰减器起作用以避免从所述DAC中发现输出摆动，从而减小所述DAC的信号/代码相依行为。《隐含公开》 | 【0013】これは、差動スイッチング回路が切り換わる時にはいつでも充電と放電されなければならない。充電と放電されるチャージ量は、ＤＡＣの出力電圧ＶA とＶB における１つのコードから次への変化にも依存しており、ＤＡＣ出力電圧に依存するＤＡＣ出力における切り換え遅延を生じる。【0014】このような回路では、第１及び第２の結合された信号端子での信号に依存する遅延が低減される。【0021】図４の回路において、各セグメントにおけるカスケード・トランジスタ２２と２４によるシールド機能のため、各セグメントの中間ノードＩＮ１とＩＮ２の各電位の間の電位差における変化ΔＶINT は、出力電流ＩA とＩB における最大変化に応じて、典型的には強度の点で出力端子間の電位ΔＶにおける変化より２又はそれ以下の率（ファクタ）である。 | 对比文件明确指出传统DAC存在的问题：输出端电压VA/VB随输入代码变化，导致开关晶体管的寄生电容充放电电荷量也依赖于输出端电压，从而产生信号/代码依赖的切换延迟（[0013]）。其发明目的正是通过“遮蔽手段”（级联晶体管）来减少这种信号依赖的延迟（[0014]）。具体地，级联晶体管将开关晶体管（S1， S2）的漏极节点（IN1， IN2）屏蔽起来，使其电位变化ΔVINT远小于输出端的电位变化ΔV（[0021]）。这意味着开关晶体管所“看到”的电压摆动（即“从DAC中发现输出摆动”）被极大地减小了，从而必然减小了由输出摆动引起的信号/代码相依行为。虽然实现手段不同（级联晶体管 vs. 负载衰减器），但所解决的技术问题（减小信号/代码依赖行为）和达到的技术效果（屏蔽输出摆动）是相同的。因此，本领域技术人员可以从对比文件公开的内容中合理推断出“避免从DAC中发现输出摆动，从而减小DAC的信号/代码相依行为”这一技术效果，即该特征被隐含公开。 |
| 技术特征V：其中所述负载衰减器的输入节点的低阻抗实现短时脉冲波形干扰能量的快速释放。《隐含公开》 | 【0013】トランジスタＳ１とＳ２は、多少の寄生容量を有する。これらの寄生容量は、差動スイッチング回路が切り換わる時にはいつでも充電と放電されなければならない。【0025】カスケード・トランジスタが図６の共通の構成に接続される時、カスケード・トランジスタのバンド幅の変動の効果は、...全体のバンド幅（差動バンド幅）が変動し... | 对比文件认识到开关晶体管存在寄生电容，在切换时需要充放电（[0013]）。其发明的级联晶体管结构提高了电路的带宽（[0025]提及“差动带宽”）。更高的带宽通常意味着电路节点对高频信号的响应更快，能够更快地建立稳态。虽然对比文件没有明确提及“负载衰减器的输入节点的低阻抗”或“短时脉冲波形干扰能量（glitch energy）的快速释放”，但本领域技术人员公知，减少信号路径上的阻抗可以提高带宽，并有利于寄生电容上的电荷（即glitch能量的来源）更快地泄放，从而改善动态性能。对比文件通过级联晶体管屏蔽节点，实质上可能改变了该节点的阻抗特性（向电源看去的阻抗），并提升了整体带宽，这隐含了能够实现更快瞬态响应的可能性。因此，可以合理推断该技术特征被隐含公开。 |
| 技术特征W：其进一步包括连接到所述负载衰减器的输出端的滤波器。《未公开》 | 无相应内容。 | 对比文件未公开在DAC输出端连接滤波器。因此，该技术特征未被公开。 |
| 技术特征X：其中所述DAC是低功率高分辨率宽带DAC。《隐含公开》 | 【0001】本発明は、例えばデジタル−アナログ変換器（ＤＡＣ）などに使用される電流スイッチング回路に関する。【0012】更に、切り換えの瞬間におけるトランジスタＳ１とＳ２の出力コンダクタンスは、ＤＡＣの実際の出力電圧ＶA とＶB に弱くにしか依存しないという別の問題もある。これも高速・精密ＤＡＣにおけるＤＡＣ性能を低下させる。 | 对比文件涉及用于DAC的电流切换电路（[0001]），其要解决的技术问题包括提高DAC的速度和精度（[0012]提及“高速・精密ＤＡＣ”）。提高速度和精度是实现“高分辨率”和“宽带”（高速意味着高带宽）DAC的关键。虽然对比文件没有明确使用“低功率”一词，但其通过改进电路结构来提升性能，本领域技术人员可以理解，在相同的性能指标下，优化的电路可能有助于降低功耗，或者为实现高分辨率宽带DAC提供了一种可行的技术手段。因此，可以合理推断对比文件所涉及的DAC旨在或能够用于实现高分辨率宽带DAC，该技术特征被隐含公开。 |
<<<A>>><<<K>>><<<L>>><<<u>>><<<v>>><<<x>>>