**对比文件名称**：2008-08-07_US2008186063A_发明申请_US20080186063A1 Reduced-noise frequency divider system
**目标专利名称**：419具有同步化输出的分频器CN102356369B
**本次调用的模型名称**：gpt-4o
作为资深专利代理师，我对目标专利与对比文件进行了深入比对。目标专利的核心在于一种包含单端分频器和同步电路的“同步化分频器”，其旨在通过对具有时序偏斜的两个单端信号进行基于时钟信号的重新取样，产生时间对准（去偏斜）的差分输出信号，从而在低功耗下获得良好信号特性。对比文件公开了一种“降噪分频器系统”（RNFDS），其核心思想是使用分频器的原始输入信号作为采样时钟，对分频器输出的信号进行重新取样，以降低分频器引入的抖动和相位噪声。虽然两者都涉及分频和重新取样，但目标专利的特定架构（产生两个有偏斜的单端信号并通过同步电路生成差分输出）与对比文件的架构（对单个分频信号进行重新取样以降噪）存在本质区别。
以下是根据目标专利权利要求严格划分的技术特征比对表格：
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A：其包含：单端分频器，其操作以：在频率上对时钟信号进行划分** <br>**判断结果：直接公开** | [0016] “...the RNFDS includes a frequency divider and a resampler... The frequency divider is connected to receive an input signal and, in response, produces a divided signal. The input signal has a first frequency and the divided signal has a second frequency that is a fraction of the frequency of the input signal.”<br>[0020] “The frequency divider 114 is a device that produces a divided signal having a lower frequency from an input signal having a higher frequency.” | 对比文件明确公开了频率分频器（frequency divider）接收输入信号（即时钟信号）并产生分频信号（divided signal），该分频信号的频率是输入信号频率的分数。这与目标专利中“单端分频器在频率上对时钟信号进行划分”的技术特征完全相同。在对比文件中，分频器的作用是产生更低频率的信号，与目标专利中分频器的基础作用一致。因此，本领域技术人员能够毫无疑义地得出该技术方案。 |
| **特征B：提供第一及第二单端信号，所述第一单端信号的上升沿从所述第二单端信号的上升沿延迟第一时间** <br>**判断结果：未公开** | 无对应内容。对比文件仅描述了分频器输出一个“divided signal”（分频信号），例如参见[0016]、[0020]、[0024]。图2、4、6中的波形图（208, 408, 610）也仅示出了单一的分频信号波形。 | 目标专利要求分频器提供两个单端信号，并且这两个信号的上升沿之间存在特定的延迟关系。这是其单端分频器（例如由三个反相器构成回路）产生的特定信号特性。对比文件全文只公开了分频器输出一个“分频信号”（divided signal），并未提及或暗示该分频器输出两个独立的、具有特定时序关系的单端信号。因此，对比文件既未直接公开也未隐含公开该技术特征。 |
| **特征C：及同步电路，其耦合到所述单端分频器，所述同步电路经配置以对所述第一单端信号及第二单端信号去偏斜，且操作以：产生差分输出信号，所述差分输出信号包括对应所述第一单端信号的第一差分输出信号及对应所述第二单端信号的第二差分输出信号** <br>**判断结果：未公开** | [0016] “...a resampler... produces a resampled output signal.” <br>[0020] “The resampler 112 is a device capable of resampling the divided signal 122 and producing a resampled output signal 124.” <br>图1、3、5、7中的“resampler”或“dual resampler”输出均为单端信号（resampled output signal）。 | 目标专利的“同步电路”核心功能是对两个存在偏斜的单端信号进行去偏斜处理，并输出一对互补的差分信号。对比文件中的“重新取样器”（resampler）功能是对单个“分频信号”进行重新取样以降低其相位噪声，其输出在多数实施例中为单端信号（如resampled output signal 124, 522）。虽然图9的双重新取样器（dual resampler）内部电路复杂，但其最终输出电流Iout（522）仍是单端的（说明书[0059]提及了产生差分输出的替代方案，但该方案并非已公开的内容）。因此，对比文件未公开一个接收两个单端信号、对其进行去偏斜并产生差分输出信号的“同步电路”。 |
| **特征D：基于所述时钟信号对所述第一单端信号，而非所述第二单端信号进行重新取样以获得所述第一差分输出信号** <br>**判断结果：未公开** | [0016] “...the resampler is connected to receive the input signal and the divided signal...” <br>[0024] “In response to the input signal received at its clock input 119, the resampler 112 samples the divided output signal 122...” | 该特征限定了对“第一单端信号”进行单独的、基于时钟信号的重新取样操作。对比文件中，重新取样器是对单一的“分频信号”（divided signal）进行重新取样，时钟信号（即输入信号）作为采样时钟。由于对比文件未公开“第一单端信号”这一概念，因此自然也谈不上对该特定信号进行重新取样。该特征未被公开。 |
| **特征E：基于所述时钟信号对所述第二单端信号进行重新取样以获得所述第二差分输出信号** <br>**判断结果：未公开** | 同上。 | 理由同特征D。对比文件未公开“第二单端信号”，因此也未公开对该信号进行重新取样的操作。 |
| **特征F：及输出所述差分输出信号，其中所述第一差分输出信号和第二差分输出信号从所述时钟信号去偏斜且偏移统一时间。** <br>**判断结果：未公开** | 无对应内容。对比文件输出的是“resampled output signal”（重新取样的输出信号），其为单端信号。 | 该特征限定了输出的是差分信号，且这两个差分输出信号相对于时钟信号是去偏斜的，并且它们之间存在一个统一的时间偏移（即互补且时间对准）。对比文件的输出是单端信号，其目的和效果是降低原分频信号的相位噪声（与时钟信号噪声水平相当），并未涉及将两个信号处理成具有特定时间关系的差分对。因此，该特征未被公开。 |
| **特征G：其中所述单端分频器包含耦合成回路的第一反相器、第二反相器及第三反相器，所述第一反相器由所述时钟信号的第一版本锁存，所述第二反相器由所述时钟信号的第二版本锁存，所述第一及第二单端信号为来自所述第二反相器及第三反相器的输出。** <br>**判断结果：未公开** | 无对应内容。对比文件未披露分频器（114）的具体内部电路结构。 | 该特征是对单端分频器具体电路结构的限定，涉及三个反相器构成的回路以及特定的锁存和信号输出方式。对比文件仅功能性描述了“分频器”，并未公开其内部由反相器构成的任何具体电路。本领域技术人员无法从对比文件中推导出该具体结构。 |
| **特征H：其中所述同步电路包含：第一及第二开关，其耦合到所述单端分频器且操作以分别接收所述第一及第二单端信号** <br>**判断结果：未公开** | 无对应内容。对比文件未公开同步电路的具体结构。图9的双重新取样器内部有开关功能（晶体管作为开关），但其输入是“分频信号”和“延迟分频信号”的差分分量（SDiv, SDiv, SDD, SDD），并非目标专利中定义的来自单端分频器两个节点的“第一及第二单端信号”。 | 该特征是对同步电路输入级结构的限定。对比文件未公开一个具有分别接收两个单端信号的“第一及第二开关”的同步电路。图9电路的结构和输入信号性质与目标专利不同，不能直接对应。 |
| **特征I：及第一及第二反相器，其分别耦合到所述第一及第二开关且操作以提供所述差分输出信号。** <br>**判断结果：未公开** | 无对应内容。 | 该特征限定了同步电路的输出级包含反相器以提供差分输出。对比文件的重新取样器输出级是电流源和晶体管构成的模拟电路（图9），未公开使用反相器来形成差分输出信号。 |
| **特征J：其中所述同步电路包含：第一及第二反相器，其耦合到所述单端分频器且操作以分别接收所述第一及第二单端信号** <br>**判断结果：未公开** | 无对应内容。 | 同特征H、I，对比文件未公开此类结构的同步电路。 |
| **特征K：及第一及第二开关，其分别耦合到所述第一及第二反相器且操作以分别启用及停用所述第一及第二反相器。** <br>**判断结果：未公开** | 无对应内容。 | 该特征描述了另一种同步电路实现方式（如图6所示，开关控制反相器电源）。对比文件完全没有公开此类电路结构。 |
| **特征L：其中所述同步电路包含：第一及第二开关，其耦合到所述单端分频器且操作以分别接收所述第一及第二单端信号** <br>**判断结果：未公开** | 无对应内容。 | 同特征H。 |
| **特征M：第一及第二反相器，其分别耦合到所述第一及第二开关** <br>**判断结果：未公开** | 无对应内容。 | 同特征I。 |
| **特征N：第三及第四开关，其分别耦合到所述第一及第二反相器** <br>**判断结果：未公开** | 无对应内容。 | 该特征涉及二级重新取样结构（如图7）。对比文件未公开此类具有特定级联开关结构的同步电路。 |
| **特征O：第三及第四反相器，其分别耦合到所述第三及第四开关** <br>**判断结果：未公开** | 无对应内容。 | 同特征N。 |
| **特征P：操作以提供所述差分输出信号。** <br>**判断结果：未公开** | 无对应内容。 | 该功能依赖于前述具体结构，由于结构未被公开，该功能限定也未被公开。 |
| **特征Q：其中所述第一及第二开关是基于所述时钟信号的第一版本来控制的，且其中所述第三及第四开关是基于所述时钟信号的第二版本来控制的。** <br>**判断结果：未公开** | 无对应内容。 | 该特征限定了多级开关的控制时钟。对比文件未公开目标专利所述的开关结构，因此也未公开对其的控制方式。 |
| **特征R：其中所述单端分频器进一步操作以提供第三及第四单端信号，且其中所述同步电路包含：第一、第二、第三及第四开关，其耦合到所述单端分频器且操作以分别接收所述第一、第二、第三及第四单端信号** <br>**判断结果：未公开** | 无对应内容。 | 该特征涉及产生正交（I/Q）信号的扩展实施例。对比文件的分频器仅输出一个分频信号或其延迟版本，未公开能输出四个单端信号的分频器结构。 |
| **特征S：及第一、第二、第三及第四反相器，其分别耦合到所述第一、第二、第三及第四开关，所述第一及第二反相器提供差分同相本机振荡器信号，且所述第三及第四反相器提供差分正交本机振荡器信号。** <br>**判断结果：未公开** | 无对应内容。 | 同特征R，对比文件未公开用于产生正交LO信号的此类电路结构。 |
| **特征T：其中所述同步电路进一步包含：第五、第六、第七及第八开关，其分别耦合到所述第一、第二、第三及第四反相器** <br>**判断结果：未公开** | 无对应内容。 | 该特征涉及正交信号生成电路中的二级重新取样结构（如图8）。对比文件未公开此类结构。 |
| **特征U：及第五、第六、第七及第八反相器，其分别耦合到所述第五、第六、第七及第八开关，所述第五及第六反相器提供所述差分同相本机振荡器信号，且所述第七及第八反相器提供所述差分正交本机振荡器信号。** <br>**判断结果：未公开** | 无对应内容。 | 同特征T。 |
| **特征V：其中所述第一、第二、第七及第八开关是基于所述时钟信号的第一版本来控制的，且其中所述第三、第四、第五及第六开关是基于所述时钟信号的第二版本来控制的。** <br>**判断结果：未公开** | 无对应内容。 | 该特征限定了复杂正交同步电路中开关的控制时序。对比文件未公开该电路，因此也未公开该控制方法。 |
| **特征W：其中所述同步电路包含同相/正交同步电路，其同步同相沟道和正交沟道上的信号。** <br>**判断结果：未公开** | 无对应内容。 | 该特征是对同步电路功能的概括。对比文件的重新取样器不涉及同步同相和正交两个通道的信号。 |
**结论**：经过逐一比对，仅技术特征A（单端分频器在频率上对时钟信号进行划分）被对比文件**直接公开**。其余技术特征（B-W）均未被对比文件直接公开或隐含公开。对比文件的核心在于使用输入时钟对**单个**分频信号进行重新取样以降低噪声，而目标专利的核心在于通过同步电路对**两个**存在固有延迟的单端信号进行重新取样以产生时间对准的**差分**输出，二者所要解决的技术问题、技术手段和获得的技术效果均存在显著差异。
<<<A>>>