对比文件的名称：2005-03-10_JP2005064050A_发明专利_JP2005064050A Semiconductor memory device and method of writing data therein
目标专利的名称：420制造磁性随机存取存储器的系统和方法CN102484111B
模型名称：GPT-4
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用（翻译为中文） | 公开性论述 |
| 技术特征A《直接公开》 | 【００２９】“……同一列のスイッチングトランジスタ２１のソースを共通接続するようにして、ソース線２４が困難軸方向に沿って設けられている。”<br>（“……为了将同一列的开关晶体管21的源极共同连接，设有沿困难轴方向的源极线24。”） | 对比文件明确公开了“ソース線２４”（源极线24），并且其设置方向是“困難軸方向に沿って”（沿困难轴方向）。在半导体存储器阵列的布线语境下，沿某一方向“设”的线，其基本形状就是直线状。结合图2的平面图示，该源极线24呈现为沿困难轴方向的直线状条纹形状。这直接公开了“具有大体上直线状部分的源极线”这一技术特征。 |
| 技术特征B《隐含公开》 | 【００２９】“……ソース線２４が困難軸方向に沿って設けられている。”<br>【００３３】“コンタクトプラグ３０は、スイッチングトランジスタ２１の不純物拡散層２６の一方（ドレイン領域）に接続されている。”<br>【００６１】“隣接するスイッチングトランジスタ２１、２１で共用するソース領域２６上のシリサイド膜２８上に、コンタクトプラグ２４が形成されている。コンタクトプラグ２４は、ソース線として機能するものであり…” | 对比文件公开了源极线24（或由接触插塞24构成）以及开关晶体管21。虽然未明确描述一个“第一通孔”将源极线24在直线状部分处耦合到第一晶体管，但本领域技术人员可以毫无疑义地理解，在半导体制造中，源极线（无论是金属线还是接触插塞）必须通过导电连接（即通孔/接触插塞）才能与晶体管的源极区域实现电学“耦合”。对比文件多处提到了接触插塞（コンタクトプラグ）30、24等用于连接不同层，并且【００６１】明确指出接触插塞24作为源极线连接到共用源极区域26。因此，为了实现源极线24为晶体管21供电的功能，必然存在一个导电通孔将其连接。虽然未明确限定该连接点位于“大体上直线状部分处”，但源极线本身是直线状的，其上的任意连接点都可视为位于其直线状部分。因此，该特征被对比文件隐含公开。 |
| 技术特征C《直接公开》 | 【００２１】“メモリセルＭＣの各々は、磁気抵抗素子２０及びスイッチングトランジスタ２１を含んでいる。”<br>【００３９】“従って、電流Ｉｓｅｌｅｃｔは、メモリセルＭＣ１１の磁気抵抗素子２０及びスイッチングトランジスタ２１の電流経路を通って接地電位に流れ込む。” | 对比文件明确公开了存储单元MC包括磁阻元件（MTJ）20和开关晶体管21（【００２１】）。在操作描述中（【００３９】），电流Iselect流经磁阻元件20和晶体管21的电流路径。这表明晶体管21被配置为将从电流源（在上下文中，该电流经由位线供应，但晶体管的源极连接至公共源极线24）接收的电流供应给磁阻元件（MTJ）20。因此，“第一晶体管经配置以将从所述源极线接收的第一电流供应到第一磁性隧道结装置”这一特征被直接公开。 |
| 技术特征D《隐含公开》 | 【００２９】“同一列のスイッチングトランジスタ２１のソースを共通接続するようにして、ソース線２４が困難軸方向に沿って設けられている。” | 对比文件公开了源极线24用于共同连接同一列的多个开关晶体管21（【００２９】）。既然源极线是“共同连接”，那么它必然不仅连接到第一晶体管，也连接到同一列的其他（第二）晶体管。为了实现这种连接，必然需要使用通孔（如接触插塞）进行耦合。因此，本领域技术人员能够直接且毫无疑义地得出，存在使用（第二）通孔将源极线耦合到第二晶体管。该特征被隐含公开。 |
| 技术特征E《隐含公开》 | 【００２９】“同一列のスイッチングトランジスタ２１のソースを共通接続するようにして、ソース線２４が困難軸方向に沿って設けられている。”<br>结合特征C的公开内容。 | 基于特征C已被公开，即晶体管被配置为将电流供应给MTJ装置。同时，根据【００２９】，源极线24为同一列的多个晶体管（包括第二晶体管）提供公共源极连接。在MRAM阵列的正常工作模式下，每个存储单元都需要通过其晶体管从源极线获取电流以对MTJ进行读写操作。因此，本领域技术人员可以合理推断，第二晶体管同样被配置为从该公共源极线接收电流并供应给其对应的第二MTJ装置。该特征被隐含公开。 |
| 技术特征F《未公开》 | 无相关描述。 | 对比文件描述了源极线（24）通过接触插塞（24）直接连接到晶体管的源极扩散层（26）或硅化物层（28）（参见【００３３】、【００６１】），并未提及在源极线和晶体管源极之间还存在一个位于“另一金属层内的分路器”（如目标专利中位于M1层的源极接点分路器106）这样的中间导电结构。目标专利中的分路器用于连接多个源极接点以降低接触电阻，是对结构的进一步优化。对比文件未公开此特征。 |
| 技术特征G《未公开》 | 无相关描述。 | 由于特征F（分路器）未被公开，且对比文件未描述晶体管源极端子通过两个独立的源极接点进行连接的结构（其源极连接是通过共用扩散层或一个接触插塞实现的），因此“分路器耦合到第一源极接点”这一特征未被公开。 |
| 技术特征H《未公开》 | 无相关描述。 | 同特征G，由于缺少分路器及多个源极接点的结构，该特征未被公开。 |
| 技术特征I《隐含公开》 | 【００２９】“ソース線２４が困難軸方向に沿って設けられている。”<br>结合图2的布局。 | 对比文件公开的源极线24是“沿困难轴方向设置”的。在半导体存储器阵列的标准布局中，用于为同一列单元供电的源极线通常是一条连续的、沿列方向延伸的直线，没有不必要的弯曲或分支，以确保规整的布局和均匀的电流分布。图2也显示源极线24是简单的直线状条纹。因此，本领域技术人员能够理解该源极线是大体上无支路的。该特征被隐含公开。 |
| 技术特征J《直接公开》 | 【００３２】“半導体基板２５中には素子分離領域ＳＴＩが形成されており、素子分離領域ＳＴＩによって周囲を取り囲まれた素子領域ＡＡ内に、スイッチングトランジスタ２１が形成されている。”<br>【００３３】“半導体基板２５上には層間絶縁膜２９が形成されている。…層間絶縁膜２９内には、コンタクトプラグ３０が形成されている。”<br>【００６１】“コンタクトプラグ２４は、ソース線として機能するものであり、困難軸方向（紙面に対して垂直方向）に沿ったストライプ状に形成されている。” | 对比文件明确描述了晶体管21形成在半导体基板25上（【００３２】），而作为源极线的接触插塞24形成在层间绝缘膜29中（结合【００３３】、【００６１】）。层间绝缘膜及其内部的导电层（包括接触插塞构成的源极线）是“大体上平面的”。此外，源极线（接触插塞24）位于晶体管21上方，通过层间绝缘膜隔开，这自然意味着源极线与第一晶体管、第二晶体管之间存在垂直方向上的距离（第一距离、第二距离）。该特征被直接公开。 |
| 技术特征K《隐含公开》 | 【００２９】“同一列のスイッチングトランジスタ２１のソースを共通接続するようにして、ソース線２４が困難軸方向に沿って設けられている。” | 源极线24是沿困难轴方向设置的直线，用于连接同一列的晶体管。在标准的阵列布局中，同一条直线状的源极线到其下方同一行（或同一列，取决于解读）的各个晶体管的距离，由于布局的对称性和规整性，是大体上相同的。本领域技术人员根据阵列的常规设计规则，可以合理推断该第一距离与第二距离大体相同。该特征被隐含公开。 |
| 技术特征L《未公开》 | 无相关描述。 | 对比文件全文未提及通过额外的通孔将源极线与另一导电线并联连接以降低电阻的结构。目标专利的此特征（并联导线240）是其特定的降低源极线电阻的技术手段。对比文件未公开此特征。 |
| 技术特征M《未公开》 | 无相关描述。 | 对比文件涉及MRAM器件结构和操作方法，但并未描述该MRAM的制造过程，更没有提及该制造过程（如形成金属层、连接源极线等）是由集成到电子装置中的处理器控制的。该特征涉及制造系统的控制方式，未被对比文件公开。 |
<<<A>>><<<C>>><<<J>>><<<b>>><<<d>>><<<e>>><<<i>>><<<k>>>