对比文件名称：2007-05-17_JP2007123637A_发明专利_JP2007123637A Spin injection magnetic random access memory
目标专利名称：420制造磁性随机存取存储器的系统和方法CN102484111B
模型名称：DeepSeek-R1
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《直接公开》 | 对比文件[2]第[0024]段：“磁気抵抗効果素子ＭＴＪの一端には、上部ビット線ＢＬｕが接続され、その他端には、選択スイッチとしてのＮチャネルＭＯＳトランジスタＴｒを経由して下部ビット線ＢＬｄが接続される。 上部ビット線ＢＬｕ及び下部ビット線ＢＬｄは、同じ方向、本例では、共に、磁気抵抗効果素子ＭＴＪの磁化困難軸方向（カラム方向）に延びる。” <br> **翻译**：磁性隧道结MTJ的一端连接上部比特线BLu，其另一端经由作为选择开关的N沟道MOS晶体管Tr连接到下部比特线BLd。上部比特线BLu及下部比特线BLd沿相同方向延伸，在本例中，均沿磁性隧道结MTJ的磁化困难轴方向（列方向）延伸。 | 对比文件明确公开了“上部比特线BLu”和“下部比特线BLd”，它们是由金属材料制成的导线（见后续实施例材料描述），且在存储单元阵列中沿特定方向（列方向）延伸。本领域技术人员结合附图（如电路图）可以毫无疑义地确定，这些比特线在布局上具有“大体上直线状部分”。该比特线在对比文件中用于传导写入电流（自旋注入电流）和/或辅助电流，其作用是为磁性隧道结（MTJ）提供电流路径，这与目标专利中“源极线”为晶体管和MTJ供应电流的作用实质相同。因此，技术特征A被直接公开。 |
| 技术特征B《直接公开》 | 对比文件[2]第[0043]段：“ソース・ドレイン拡散層１２のうちの１つは、中間層１３を経由して、下部ビット線ＢＬｄに接続される。” <br> **翻译**：源极/漏极扩散层12中的一个经由中间层13连接到下部比特线BLd。 <br> 结合图4（デバイス構造の第１例）及对“中間層”的理解。 | 对比文件图4所示的器件结构明确显示，晶体管的源极/漏极扩散层12通过“中間層13”连接到“下部ビット線ＢＬｄ”。“中間層”在本领域通常指包括接触插塞或通孔（via）在内的连接结构。因此，“中間層13”公开了“通孔”结构。该连接将下部比特线BLd（相当于源极线）耦合到了作为选择开关的晶体管Tr（相当于第一晶体管）。比特线BLd在图4中显示为沿水平方向延伸的直线状部分，连接即发生在此部分。因此，技术特征B被直接公开。 |
| 技术特征C《直接公开》 | 对比文件[2]第[0025]段：“書き込み動作は、ワード線ドライバＷＤによりワード線ＷＬのレベルを“Ｈ(high)”にし、ＮチャネルＭＯＳトランジスタＴｒをオンにする。 ... この時、ＰチャネルＭＯＳトランジスタＰ１とＮチャネルＭＯＳトランジスタＮ２がオンになるため、磁気抵抗効果素子ＭＴＪには、ドライバ／シンカーＤＳ１からドライバ／シンカーＤＳ２に向かう方向にスピン注入電流Ｉｓが流れる。” <br> **翻译**：写入操作是通过字线驱动器WD将字线WL电平置为“H”，使N沟道MOS晶体管Tr导通。...此时，P沟道MOS晶体管P1和N沟道MOS晶体管N2导通，因此，自旋注入电流Is从驱动器/吸收器DS1流向驱动器/吸收器DS2，流经磁性隧道结MTJ。 | 对比文件明确描述了电路操作：当晶体管Tr（作为选择开关）导通时，电流路径形成，自旋注入电流Is从上部比特线BLu（或下部比特线BLd，取决于写入方向）流经磁性隧道结MTJ。晶体管Tr的导通控制着电流是否能够供应给MTJ。因此，晶体管Tr被配置为将从比特线（相当于源极线）接收的电流供应到磁性隧道结（MTJ）装置。这与技术特征C的作用完全相同。因此，技术特征C被直接公开。 |
| 技术特征D《直接公开》 | 对比文件[2]第[0024]段描述的电路（图3）是一个存储单元阵列的一部分。上部比特线BLu和下部比特线BLd会沿着列方向延伸，并连接同一列上的多个存储单元（每个单元有自己的选择晶体管Tr）。例如，图3的电路框图虽只画出一个单元，但本领域技术人员能够理解比特线会连接多个单元。 | 在MRAM阵列结构中，同一条比特线（无论是上部还是下部）会沿着列方向延伸，并共享给该列上的多个存储单元。这是本领域的公知常识。对比文件图3所示的电路是阵列中的一个代表性单元，其上部比特线BLu和下部比特线BLd必然还会耦合到同一列上的其他存储单元的第二晶体管、第三晶体管等。因此，使用（第二、第三...）通孔将源极线（比特线）耦合到第二晶体管是隐含在阵列结构中的必然技术特征。从对比文件公开的阵列架构和连接关系，本领域技术人员能够毫无疑义地得出该特征。因此，技术特征D被直接公开。 |
| 技术特征E《直接公开》 | 基于与特征C和D相同的逻辑。对比文件公开了阵列中每个存储单元包含一个选择晶体管Tr和一个MTJ，并且共享同一条比特线。 | 既然对比文件公开了阵列结构以及第一晶体管（某个单元的选择晶体管Tr）被配置为将电流从比特线供应到其对应的第一MTJ，那么对于同一比特线上连接的第二晶体管（另一单元的选择晶体管），其必然同样被配置为将从同一条比特线接收的电流供应到其对应的第二MTJ。这是由相同的单元结构和共享的比特线功能所决定的。本领域技术人员能够毫无疑义地得出该结论。因此，技术特征E被直接公开。 |
| 技术特征F《未公开》 | 对比文件中未提及“分路器（shunt）”结构或功能。连接晶体管源/漏与比特线是通过“中間層”（如13,14）直接实现的（见[0043]段）。 | 目标专利中的“分路器”是一个位于另一金属层（如M1）中的导电部件，用于聚合多个接触点后再通过一个通孔连接到源极线（M2），旨在降低接触电阻。对比文件公开的是晶体管源/漏通过“中間層”（即接触孔/通孔）直接连接到比特线，并未公开一个中间级的、用于耦合多个接触点的独立“分路器”结构及其作用。因此，对比文件既未直接公开也未隐含公开技术特征F。 |
| 技术特征G《未公开》 | 对比文件图4及[0043]段显示，晶体管的源极/漏极扩散层12通过一个“中間層13”连接到下部比特线BLd。没有描述一个源极端子耦合两个独立的源极接触点。 | 目标专利的特征G限定了分路器耦合到第一源极接触点，该接触点耦合到晶体管的源极端子。首先，对比文件未公开“分路器”（特征F未公开）。其次，对比文件图4所示的连接是晶体管的一个源/漏扩散区域通过一个接触结构（中間層13）直接连接到比特线，并未描述或暗示存在两个独立的、都连接到同一个源极端子的源极接触点。因此，技术特征G未被公开。 |
| 技术特征H《未公开》 | 同上。 | 基于与技术特征G相同的理由，对比文件未公开连接到一个源极端子的“第二源极接触点”。因此，技术特征H未被公开。 |
| 技术特征I《隐含公开》 | 对比文件[2]第[0024]段：“上部ビット線ＢＬｕ及び下部ビット線ＢＬｄは、同じ方向、本例では、共に、磁気抵抗効果素子ＭＴＪの磁化困難軸方向（カラム方向）に延びる。” 结合所有电路图（图3,6,7,10等），比特线在阵列中均显示为沿单一方向延伸的直线，没有描绘出支路。 | 对比文件明确说明比特线（BLu, BLd）沿列方向延伸。在其所有实施例的电路框图（图3,6,7,10,15,17）中，这些比特线均被描绘为笔直的线条，用于连接同一列上的多个存储单元。在本领域，用于连接一列存储单元的共享比特线，其标准且常规的布局就是一条大体上直线状、无分支的导线，以简化布线、降低电阻和电容。因此，本领域技术人员从对比文件公开的“沿列方向延伸”的比特线及其在电路图中的表征，能够合理推断出该比特线是“大体上无支路”的。因此，技术特征I被隐含公开。 |
| 技术特征J《直接公开》 | 对比文件[2]第[0043]段及图4：“半導体基板１１の表面領域には、選択スイッチとしてのＮチャネルＭＯＳトランジスタＴｒが配置される。... ソース・ドレイン拡散層１２のうちの１つは、中間層１３を経由して、下部ビット線ＢＬｄに接続される。” 图4显示了晶体管位于基板，比特线（BLd）位于上方的金属层，中间有绝缘层。 | 对比文件图4清楚显示了器件结构：晶体管Tr形成于半导体基板11的表面区域，而下部比特线BLd位于上方的金属层中，两者之间通过中间层13（介电质中的接触孔）和绝缘层隔开。这表明金属层（比特线所在层）是位于晶体管平面上方的大体上平面的层，并且与晶体管之间存在一个垂直距离（第一距离）。由于阵列中同一金属层会连接到多个晶体管，该金属层同样会与第二晶体管相距一个第二距离。这些距离由半导体制造中的层间介质厚度决定。因此，技术特征J被直接公开。 |
| 技术特征K《隐含公开》 | 对比文件没有明确描述第一距离与第二距离是否相同。 | 在标准的半导体制造工艺中，同一金属层（如对比文件中的下部比特线BLd所在层）是通过统一的沉积、光刻和刻蚀步骤形成的。因此，该金属层的下表面到半导体基板表面（即到各个晶体管的有源区）的垂直距离，在芯片的特定区域内是基本均匀且一致的。对于连接在同一金属层上的第一晶体管和第二晶体管，该金属层与它们之间的距离（第一距离和第二距离）必然是大体上相同的。这是本领域技术人员基于常规制造工艺能够合理推断出的必然结果。因此，技术特征K被隐含公开。 |
| 技术特征L《未公开》 | 对比文件全文未提及使用额外的并联导电线来降低源极线/比特线电阻的技术方案。 | 目标专利的特征L涉及一种特定的降低线电阻的技术手段：将源极线的一部分与另一导电线通过两个通孔并联连接。对比文件关注于通过辅助磁场降低写入电流，并未提及或暗示为了降低比特线电阻而采用并联导线结构。该特征在对比文件中既无文字记载，也无法从其公开的内容中合理推断出来。因此，技术特征L未被公开。 |
| 技术特征M《未公开》 | 对比文件涉及MRAM的器件结构、电路设计和写入方法，属于产品和方法本身。未提及这些制造步骤（形成金属层、电连接等）是由集成到电子装置中的处理器来控制的。 | 技术特征M限定的是制造过程的控制方式，即由处理器控制。对比文件公开的是MRAM装置本身及其操作方法，并未涉及该装置的制造流程，更未涉及该制造流程是由何种实体（如处理器）控制的。这是一个关于制造系统控制层面的特征，与对比文件所揭示的产品技术方案无关。因此，技术特征M未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<i>>><<<j>>><<<k>>>