非显而易见法律服务网

技术特征描述及公开性判断	对比文件原文引用	公开性论述
A: 一种基于处理器的系统<br>直接公开	[0063] “data processing apparatus 10 comprises a processor unit (core) 12”（数据处理装置10包括处理器单元（核心）12）	对比文件公开了一种包含处理器单元（核心）的数据处理装置，即一种基于处理器的系统。该技术特征在对比文件中构成了执行数据处理操作的基础平台，与目标专利中作为DRAM高速缓存及其管理电路载体的“基于处理器的系统”所起的作用相同，均为提供计算平台。因此，该技术特征被直接公开。
B: 动态随机存取存储器DRAM高速缓存，其为高带宽存储器的一部分，所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目<br>未公开	[0064] 提到了“cache 14”（缓存14）和“memory 18”（存储器18），并说明缓存行包含数据值和ECC位（“ECC bits 36”）。	对比文件提到了缓存（cache），但并未限定其为“DRAM高速缓存”或“高带宽存储器的一部分”。更重要的是，对比文件虽然提及缓存行存储数据值和关联的ECC位用于错误校正，但并未明确描述或暗示该缓存行被划分为“标记存储区域”、“数据存储区域”及“错误保护区域”这三个特定功能区域。目标专利说明书（例如第[0005]、[0026]段）特别强调了这种分区结构及其尺寸关系，以解决标记占用独立存储空间的问题。对比文件中的缓存结构是常规的，其ECC位是用于保护数据，而非一个可被重新利用来存储标记的独立“错误保护区域”。因此，该技术特征未被公开。
C: 及DRAM高速缓存管理电路，其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存<br>未公开	[0064] 提到了“cache controller 32”（缓存控制器32）和“memory controller 16”（存储器控制器16）。	对比文件公开了缓存控制器和存储器控制器，它们可以被视为某种形式的管理电路。然而，对比文件并未限定这些控制器位于“计算裸片上”或以通信方式耦合到特定的“DRAM高速缓存”（作为高带宽存储器的一部分）。目标专利的该特征具有特定的上下文和物理/架构关系（计算裸片、高带宽存储器、DRAM高速缓存），而对比文件只是泛泛地描述了系统中存在的控制器。因此，该技术特征未被公开。
D: 所述DRAM高速缓存管理电路经配置以：改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途，以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC<br>未公开	全文多处提及使用ECC进行错误检测和校正，例如：[0004] “error correcting codes (ECC) ... to provide a level of redundancy which allows isolated errors ... to be corrected”；[0064] “ECC bits 36 and 42 respectively, which provide redundant error control data for correcting single bit errors”。	这是目标专利的核心发明点之一，旨在通过改变错误保护区域的用途（存储标记+EDC而非ECC）来节省空间。对比文件始终明确使用“错误校正码（ECC）”来检测并校正错误（例如单比特错误），其技术方案完全依赖于ECC的校正能力。对比文件从头至尾未提及使用功能更弱、位宽可能更小的“错误检测码（EDC）”来替代ECC，更没有提及将标记存储在原ECC区域（即目标专利的“错误保护区域”）中。因此，该技术特征完全未被公开。
E: 将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中<br>未公开	未发现相关内容。	该技术特征是特征D所述方案的具体实施结果之一，即由于标记被移入错误保护区域，原有的独立标记存储区域得以消除或与数据存储区域合并，从而增加有效数据容量。如特征D论述，对比文件未公开改变错误保护区域用途来存储标记的方案，因此自然也未曾公开或暗示这种“合并”操作。对比文件中的缓存结构是常规的，标记（若有）和数据是分开存储的。因此，该技术特征未被公开。
F: 将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中<br>直接公开	[0064] “A memory access request received by cache 14 is administered by cache controller 32 to look up whether the requested data is present in cache 14 and if so to return that data to the processor unit 12.”（缓存控制器32管理接收到的内存访问请求，以查找请求的数据是否存在于缓存14中，如果存在则将该数据返回给处理器单元12。）	对比文件描述了缓存控制器管理对缓存的访问，这自然包括将数据写入缓存的数据区域的操作。虽然对比文件未使用“待高速缓存的数据”这一表述，但将数据写入缓存的数据存储区域是缓存的基本功能，本领域技术人员可以直接从对比文件对缓存控制器的描述中确定其必然包含此功能。该操作在对比文件的技术方案中是实现数据存储和访问的基础，与在目标专利中作为高速缓存过程的一个步骤所起的作用相同。因此，该技术特征被直接公开。
G: 及将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中，而不将ECC写入所述高速缓存条目的所述错误保护区域中<br>未公开	同特征D的引用，对比文件公开的是将ECC写入存储区域（如[0064]的“ECC bits 36”），用于错误校正。	该技术特征是特征D的具体执行动作。如特征D和E所述，对比文件公开的是写入ECC用于错误校正，而非写入“标记及EDC”。目标专利此处的“不将ECC写入”是其创新方案的关键区别。因此，该技术特征未被公开。
H: 其中所述DRAM高速缓存管理电路经配置为以通写模式操作<br>未公开	未发现相关内容。	对比文件主要描述了一种基于scrub transaction（清理事务）的内存清理机制，并未讨论或涉及高速缓存的具体写入策略（如通写write-through或回写write-back模式）。目标专利的通写模式是其保证数据一致性以支持使用EDC方案（依赖后备存储中的正确数据）的一种特定配置。对比文件未公开此特征。
I: 根据权利要求2所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目；确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从系统存储器DRAM读取对应于所述高速缓存条目的存储行<br>未公开	[0064] 提及在scrub过程中，scrub单元（34，38）会参考ECC位判断是否存在错误并在可能时纠正它。例如，“this data scrubbing process comprising identifying with reference to the respective ECC bits if an error is present in the data values and where possible to correct it.”（该数据清理过程包括参考相应的ECC位识别数据值中是否存在错误，并在可能时纠正它。）	该技术特征描述了在通写模式下，基于EDC（而非ECC）进行错误检测，并在检测到错误时从系统DRAM读取数据的完整流程。对比文件确实描述了读取缓存/内存数据并利用ECC检测（和校正）错误的过程，但这是在“内存清理（scrubbing）”的特定背景下进行的，其目的是主动发现并纠正静默错误，而非响应于正常缓存访问中的错误。更重要的是，对比文件使用的是具有校正能力的ECC，而非仅能检测的EDC，且流程中包含“纠正”步骤，而非直接转向从系统DRAM读取。目标专利此流程是其空间节省方案（使用EDC）的关键配套措施。因此，该技术特征未被公开。
J: 其中：所述DRAM高速缓存管理电路经配置为以回写模式操作；...（具体操作流程详见权利要求）<br>未公开	未发现相关内容。	该技术特征定义了一套在回写模式下，根据数据是否为脏（已修改）而动态选择使用ECC（对于脏数据）还是EDC（对于干净数据）的复杂混合方案，并涉及脏指示符的管理。对比文件全文未提及回写模式、脏指示符、根据数据脏净状态切换使用ECC或EDC等任何相关内容。其技术方案完全围绕使用ECC进行内存清理展开，与目标专利的这一创新方案无关。因此，该技术特征完全未被公开。
K: 根据权利要求4所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：...（具体错误处理流程详见权利要求）<br>未公开	未发现相关内容。	该技术特征进一步细化了在回写模式下（特征J）的读取和错误处理流程，对于脏数据使用ECC进行检测和可能校正，对于干净数据则使用EDC检测并从系统DRAM读取。如特征J所述，对比文件未公开回写模式、脏指示符及EDC/ECC混合方案。虽然对比文件[0064]提到使用ECC纠正单比特错误，但这是内存清理过程的一部分，而非此处描述的、在缓存读取时根据数据状态进行的差异化错误处理流程。因此，该技术特征未被公开。
L: 其中所述DRAM高速缓存管理电路经配置以将所述高速缓存条目的所述ECC写入所述高速缓存条目的所述错误保护区域中作为里德‑所罗门码；所述DRAM高速缓存管理电路进一步经配置以将误码指示符写入所述高速缓存条目的所述错误保护区域中，指示所述高速缓存条目的所述错误保护区域是否含有所述高速缓存条目的所述EDC或所述ECC<br>未公开	对比文件仅泛泛提及ECC，例如[0004]“error correcting codes (ECC)”，未指定具体编码类型如里德-所罗门码。	该技术特征涉及ECC的具体类型（里德-所罗门码）以及用于指示当前使用EDC还是ECC的“误码指示符”。这是对特征J所述混合方案的具体实现细节。对比文件未提及里德-所罗门码，也未提及需要指示错误保护码类型的“误码指示符”，因为其方案始终使用ECC。因此，该技术特征未被公开。
M: 其集成到集成电路IC中<br>隐含公开	[0063] 描述了包含处理器、缓存、控制器的“data processing apparatus”（数据处理装置）。图1-4展示了这些组件的集成关系。	对比文件描述的数据处理装置（包含处理器、缓存、控制器等）显然可以通过半导体工艺制造并集成到单个或多个集成电路（IC）芯片中。这是本领域技术人员根据对比文件公开的系统架构能够直接且合理地推断出的常规实施方式。该特征在对比文件中是实现其数据处理和内存清理功能的物理载体，与目标专利中作为产品形态的“集成到IC中”所起的作用相同。因此，该技术特征被隐含公开。
N: 其集成到选自由以下组成的群组的装置中：机顶盒；娱乐单元；导航装置；通信装置；固定位置数据单元；移动位置数据单元；移动电话；蜂窝式电话；智能电话；平板计算机；平板手机；服务器；计算机；便携式计算机；台式计算机；个人数字助理PDA；监视器；计算机监视器；电视机；调谐器；收音机；卫星收音机；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘DVD播放器；便携式数字视频播放器；以及机动车<br>隐含公开	[0050] “said data processing apparatus is configured to perform said data processing operations in a server system.”（所述数据处理装置被配置为在服务器系统中执行所述数据处理操作。）[0049] “said data processing apparatus is configured to perform said data processing operations in a real-time data processing environment.”（所述数据处理装置被配置为在实时数据处理环境中执行所述数据处理操作。）	对比文件明确指出了其技术可应用于“服务器系统”和“实时数据处理环境”。实时数据处理环境可涵盖导航、汽车电子等多种应用。本领域技术人员可以合理推断，具备此类数据处理和内存清理功能的装置，可以广泛应用于各种电子设备中，包括但不限于目标专利权利要求所列的多种设备类型（如服务器、计算机、导航装置、机动车相关系统等）。该特征在对比文件中体现了其技术的应用广度，与目标专利中限定产品应用范围的作用类似。因此，该技术特征被隐含公开。