非显而易见法律服务网

技术特征描述及公开性判断结果	对比文件原文引用	公开性论述
技术特征A：一种基于处理器的系统。<br>公开性判断：直接公开	“计算机系统和/或微处理器可采用一个或多个高速缓冲存储器来提供对最近使用数据的较快访问。”（背景技术，第2段）<br>“图5说明在其中可使用本发明的一个实施例的前端总线(FSB)计算机系统。”（具体实施方式，第25段）	对比文件整体描述的就是计算机系统或微处理器系统，其背景技术和具体实施方式部分明确提到了“计算机系统”和“处理器”，这与目标专利中“基于处理器的系统”属于相同的技术领域和概念，在对比文件中实际起到了作为执行高速缓存操作的硬件平台的作用，与目标专利中的作用相同。因此，该技术特征被对比文件直接公开。
技术特征B：动态随机存取存储器DRAM高速缓存，其为高带宽存储器的一部分，所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目。<br>公开性判断：未直接公开，也未隐含公开	“各线还包含关于该线所对应的存储器地址的指示(‘标签’字段)以及高速缓存线中存储的数据/指令(‘数据’字段)。”（背景技术，第8段）<br>“各线(线0、1、2、3)具有相应的ECC(ECC 0、1、2、3)。”（背景技术，第8段）	目标专利的DRAM高速缓存明确是高带宽存储器（HBM）的一部分，这是其特定的应用场景和技术架构。对比文件仅泛泛提及“高速缓冲存储器”或“高速缓存”，并未提及是高带宽存储器（如HBM）的一部分。虽然对比文件公开了高速缓存线包含“标签字段”（相当于标记存储）、“数据字段”（相当于数据存储）和“ECC字段”（相当于一种错误保护），这可以被理解为公开了一种具有类似分区的高速缓存条目结构，但“其为高带宽存储器的一部分”这一关键限定并未在对比文件中体现。因此，从整体上看，技术特征B未被对比文件公开。
技术特征C：及DRAM高速缓存管理电路，其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存。<br>公开性判断：未直接公开，也未隐含公开	“当处理器取指令或数据…它可能首先访问高速缓存模块。”（背景技术，第2段）<br>“处理器505从第一级(L1)高速缓冲存储器510和主存储器515中访问数据。”（具体实施方式，第25段）	目标专利的“DRAM高速缓存管理电路”是一个位于“计算裸片上”的具体电路模块，专门用于管理DRAM高速缓存。对比文件中描述的高速缓存访问和管理功能（如读写、替换、错误处理）是由“处理器”或泛指的“高速缓存模块”来执行的，并未明确描述一个独立的、位于计算裸片上的“DRAM高速缓存管理电路”。本领域技术人员无法从对比文件中直接或通过合理推断确定这样一个特定电路模块的存在。因此，该技术特征未被公开。
技术特征D：所述DRAM高速缓存管理电路经配置以：改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途，以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC。<br>公开性判断：未直接公开，也未隐含公开	“通过只是例如经由可用于针对高速缓存数据的奇偶校验的检错码(EDC)来检测高速缓存错误，可使直写高速缓存避免高速缓存故障。”（背景技术，第6段）<br>“只有已修改高速缓存线…才需要纠错，而未修改高速缓存线…可能仅仅需要检错。”（具体实施方式，第17段）	目标专利的核心发明点之一是“改变错误保护区域的用途”，将原本用于存储ECC的区域改为存储标记和EDC，从而节省了单独的标记存储空间。对比文件虽然区分了在直写模式下使用EDC、在回写模式下对已修改线使用ECC、对未修改线可能使用EDC（或不需要），但从未提及或暗示将“标记”也存储到错误保护区域（EDC或ECC字段）中。在对比文件中，标记（标签）始终是存储在独立的“标签”字段中的（见图2、3描述）。因此，对比文件没有公开“改变用途以存储标记”这一关键构思。
技术特征E：将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中。<br>公开性判断：未直接公开，也未隐含公开	（无相关内容）	该技术特征是技术特征D的物理结果或实现方式：由于标记被移入错误保护区域，原有的标记存储区域可以被合并或消除，从而扩大数据存储区域或简化结构。如上所述，对比文件未公开将标记移入错误保护区域，因此自然也不会公开将标记存储区域合并到数据存储区域中这一后续步骤或结构变化。
技术特征F：将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中。<br>公开性判断：隐含公开	“把来自写操作的数据编程到寻址高速缓存线的数据字段”（具体实施方式，第24段，操作403）	对比文件描述了在执行写操作时，将数据编程（写入）到高速缓存线的“数据字段”。这对应于目标专利中将数据写入高速缓存条目的“数据存储区域”。两者在操作目的和效果上完全相同，都是将待缓存的数据存入缓存的数据部分。因此，本领域技术人员可以直接从对比文件的描述中推断出这一技术特征。
技术特征G：及将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中，而不将ECC写入所述高速缓存条目的所述错误保护区域中。<br>公开性判断：未直接公开，也未隐含公开	“通过只是例如经由可用于针对高速缓存数据的奇偶校验的检错码(EDC)来检测高速缓存错误”（背景技术，第6段）	对比文件提到了对某些高速缓存线使用EDC进行检错，但并未提及将“标记”与EDC一同写入错误保护区域。标记的存储位置在对比文件中是独立的。此外，“而不将ECC写入”这一限定，在对比文件的上下文中不成立，因为对比文件对于已修改线明确要求使用ECC写入错误保护区域。因此，该特征未被公开。
技术特征H：其中所述DRAM高速缓存管理电路经配置为以通写模式操作。<br>公开性判断：直接公开	“如果高速缓存采用‘直写’策略，则数据可被写入高速缓存以及存储器。”（背景技术，第3段）	对比文件明确提到了高速缓存的“直写”策略，并描述了其操作方式（数据同时写入高速缓存和存储器），这与目标专利的“通写模式”是完全相同的概念。在对比文件中，直写策略是高速缓存的一种标准工作模式。因此，该技术特征被直接公开。
技术特征I：读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目；确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从系统存储器DRAM读取对应于所述高速缓存条目的存储行。<br>公开性判断：隐含公开	“对于直写高速缓存…如果检测到错误，则使相应的高速缓存线无效，并从存储器中读取该线的副本。”（背景技术，第6段）<br>“可对于相应的EDC字段来检查数据字段，以及如果结果表明错误，则可通过更新高速缓存线中的某个字段…把高速缓存线确定为无效。”（具体实施方式，第24段，结合操作401、405的描述）	对比文件描述了在直写（通写）模式下，如果通过EDC检测到高速缓存线中的数据错误，则会使该线无效并从存储器（如DRAM）中读取该线数据的副本。虽然具体步骤描述（如“无效” vs “直接读取”）略有差异，但其核心逻辑是相同的：利用EDC检错，若出错则从后备存储器获取正确数据。本领域技术人员可以合理推断出这一套操作流程。因此，该技术特征被对比文件隐含公开。
技术特征J：关于回写模式下的操作，包括脏指示符、根据数据是否修改分别使用ECC或（标记+EDC）等复杂操作流程。<br>公开性判断：未直接公开，也未隐含公开	“如果高速缓存采用‘回写’策略，则数据只可被写入高速缓存，并且相应的高速缓存线可标签为‘已修改’。”（背景技术，第3段）<br>“只有已修改高速缓存线…才需要纠错，而未修改高速缓存线…可能仅仅需要检错。”（具体实施方式，第17段）<br>“各线包含表明该线…是否经过修改(‘mod’字段)的信息。”（背景技术，第8段）	对比文件公开了回写策略、已修改（脏）状态指示（“mod”字段）、以及对已修改线和未修改线区别使用ECC和EDC（或仅需检错）的思想。然而，目标专利技术特征J的关键在于，对于未修改数据，其具体实现方式是“改变错误保护区域的用途以存储标记及EDC”和“合并标记存储区域”。对比文件完全没有公开将标记移入错误保护区域这一核心手段。它对于未修改线的处理，只是提到“可能仅仅需要检错”（即可能用EDC或不保护），但标记仍然独立存储。因此，对比文件没有公开技术特征J中关于处理未修改数据的特定技术手段。
技术特征K：关于回写模式下，根据脏指示符进行读取、错误检测及相应处理的复杂操作流程。<br>公开性判断：未直接公开，也未隐含公开	（对比文件未详细描述回写模式下完整的读取、检错、纠错及回读后备存储器的完整决策流程）	技术特征K是技术特征J所述模式下的具体读取操作方法。由于技术特征J的核心手段（对未修改线使用标记+EDC存储于错误保护区域）未被公开，因此基于此手段的特定读取流程（例如，对不含经修改数据的线检查其EDC）自然也未被公开。对比文件虽然提到了检查EDC或ECC，但并未将其与脏状态关联并形成如特征K所述的完整、具体的决策树逻辑。
技术特征L：其中所述DRAM高速缓存管理电路经配置以将所述高速缓存条目的所述ECC写入所述高速缓存条目的所述错误保护区域中作为里德‑所罗门码；所述DRAM高速缓存管理电路进一步经配置以将误码指示符写入所述高速缓存条目的所述错误保护区域中，指示所述高速缓存条目的所述错误保护区域是否含有所述高速缓存条目的所述EDC或所述ECC。<br>公开性判断：未直接公开，也未隐含公开	（无相关内容）	对比文件完全没有提及使用“里德-所罗门码”作为ECC。此外，对比文件中用于区分高速缓存线使用何种保护机制的是“ID字段”，该ID字段标识的是高速缓存线对应哪个共享的ECC字段，其作用是动态分配共享的ECC资源，而不是目标专利中“误码指示符”的作用——指示同一高速缓存条目的错误保护区域内当前存放的是EDC还是ECC。两者技术问题、实现方式和作用均不同。因此，该技术特征未被公开。
技术特征M：其集成到集成电路IC中。<br>公开性判断：隐含公开	“包含采用ECC的回写高速缓存的处理器和/或计算系统可能在区域和功耗方面引起高于采用直写高速缓存的巨大成本。”（背景技术，第9段）<br>“本发明的实施例可设置在具有任何数量的处理核的任何处理器中或者设置在图6的PtP总线代理的每个中。”（具体实施方式，第29段）	对比文件通篇讨论的是计算机系统、处理器、高速缓存等，这些组件在现代电子系统中通常都是集成在集成电路（IC）中实现的。特别是提到处理器成本、设置在处理器中，这强烈暗示了整个系统是集成电路化的。本领域技术人员可以毫无疑义地推断，对比文件所描述的技术方案是可以并通常被集成到集成电路中的。因此，该技术特征被隐含公开。
技术特征N：其集成到选自由以下组成的群组的装置中：…（一系列具体装置列表）。<br>公开性判断：未直接公开，也未隐含公开	（无相关内容）	对比文件仅一般性地提及“计算机系统”、“处理器”等，并未具体列举或暗示其技术可集成到目标专利权利要求中所列举的诸如机顶盒、娱乐单元、导航装置、移动电话等任何特定类型的装置中。该特征是一个具体的应用领域限定，未被对比文件公开。