对比文件名称：发明授权_US07209402B2 Semiconductor memory
目标专利名称：用于存储器的自刷新的方法及相关设备
模型名称：GPT-4
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A: 未公开** | 对比文件未发现相关内容。 | **技术特征A**：根据目标专利说明书[0027]及权利要求，该特征指存储器控制器在从睡眠模式转换到活跃模式时，从DRAM接收一个指示，该指示告知自最新一次由DRAM触发的自刷新循环以来，其自刷新区间还剩多少时间（且该剩余时间小于一个完整的自刷新区间）。其作用是让存储器控制器能够据此延迟其触发的初始刷新循环，避免不必要的刷新，解决功耗和延迟问题。<br>**公开性判断**：对比文件全文描述了在低功耗模式（如部分模式）下DRAM内部的自刷新操作，以及在不同操作模式间切换时执行不同类型的刷新操作（如普通刷新、集中刷新）。然而，对比文件始终聚焦于DRAM或伪SRAM芯片自身的内部控制逻辑（如刷新定时器、模式控制电路、地址计数器），**并未披露在模式切换时，由DRAM主动向一个外部的、可能处于睡眠状态的存储器控制器“发送”或“通知”关于最近一次自刷新循环剩余时间的信息**。对比文件中模式切换的触发（如通过CE信号）和刷新调度完全由内存芯片自身或系统命令控制，没有体现目标专利中“存储器控制器-存储器”双向通信以同步定时器的核心思想。因此，该技术特征未被对比文件直接或隐含公开。 |
| **B: 未公开** | 对比文件未发现相关内容。 | **技术特征B**：指存储器控制器在接收到上述剩余时间指示后，在内部启动一个计时过程，对该剩余部分进行倒计时。这在目标专利中由刷新定时器115执行（图2，说明书[0026]），是实现精准调度初始刷新循环的关键步骤。<br>**公开性判断**：对比文件确实包含刷新定时器（如16, 50, 68），它们周期性地生成刷新请求信号TREF。然而，这些定时器的工作是基于预设的振荡周期或频率分频，用于在正常模式或低功耗模式下**定期**触发刷新操作。**没有证据表明对比文件的刷新定时器具备这样的功能：接收一个来自外部的、表示特定时间间隔（最近自刷新剩余时间）的输入，并基于这个输入值启动一次性的倒计时**。对比文件的定时器是自主运行的周期性定时器，而非响应外部事件（如模式切换时接收的参数）的可编程一次性定时器。因此，该技术特征未被公开。 |
| **C: 未公开** | 对比文件未发现相关内容。 | **技术特征C**：指当上述对剩余部分的倒计时结束时，存储器控制器触发DRAM中的一次刷新循环，且这是模式切换后的“初始”刷新循环。这对应于目标专利图2及[0026]中命令调度器125的动作。<br>**公开性判断**：对比文件中，刷新操作由刷新命令生成器（18, 52, 52A）在收到刷新定时器的请求信号TREF后触发刷新控制信号REFZ。然而，如对特征A和B的分析，**触发条件是基于内部定时器的周期性到达，而非基于一个从外部接收并完成计时的“剩余时间”**。尽管对比文件在从低功耗模式返回正常模式时可能执行“集中刷新”（concentrated refresh），但这也是由内部计数器和定时器按预设逻辑调度，并非响应于从DRAM接收并计时完毕的“自刷新剩余时间”。因此，该技术特征未被公开。 |
| **D&E: 未公开** | 对比文件第[0100]段：“The pseudo SRAM enters the normal operation mode when the CE signal is at high level, and enters the partial mode (low power consumption mode) when the CE signal is at low level.” | **技术特征D&E**：指存储器控制器监控其对DRAM访问的空闲时段，当空闲时间超过一个阈值时，控制器将自己从活跃模式转换回睡眠模式。在目标专利中，这由话务空闲定时器110实现（图1，说明书[0022]），目的是为了节能。<br>**公开性判断**：对比文件确实描述了操作模式在正常模式与低功耗模式（如部分模式）之间的切换。然而，**触发模式切换的机制不同**。对比文件中，模式切换通常由外部输入的**芯片使能信号（CE）** 的电平变化直接控制（如[0100], [0131], [0242]等），或由命令解码器根据外部命令生成模式切换信号（如[0224]）。这是一种**外部事件驱动**的切换方式。而目标专利的特征D&E描述的是**内部事件驱动**的切换：存储器控制器内部持续监控总线活动（空闲时间），并在满足内部条件（超阈值）时自主决定进入睡眠。这两种机制为解决不同问题而设计：对比文件侧重于通过外部引脚信号进行简单直接的模式控制；目标专利侧重于控制器智能地根据自身工作负载进行功耗管理。两者作用不同，本领域技术人员无法从对比文件的外部CE信号控制毫无疑义地得出或必然推理出内部空闲定时器超时控制机制。因此，技术特征D和E未被公开。 |
| **F: 未公开** | 对比文件第[0103]段：“The mode register 14 outputs the mode signal PAMDZ of high level when partial mode ... is established by a mode register setting command.” | **技术特征F**：指存储器控制器通过读取DRAM中的一个寄存器来获得关于自刷新剩余时间的指示。在目标专利中，这是通过读取模式寄存器140实现的（图2，说明书[0026]）。<br>**公开性判断**：对比文件确实包含模式寄存器（14），但它的用途是存储操作模式设置（如是否启用部分模式），并输出模式控制信号PAMDZ。**没有披露该寄存器用于存储或提供关于刷新定时（如自刷新剩余时间）的动态数据**。虽然对比文件的寄存器可以存储状态，但存储的内容和目的与目标专利中用于同步定时器的“剩余时间指示”完全不同。本领域技术人员不能从对比文件存储模式设置的寄存器推理出它必然用于存储和提供刷新定时剩余信息。因此，该技术特征未被公开。 |
| **G: 隐含公开 (g)** | 对比文件第[0104]段：“The refresh timer 16 outputs a refresh request signal TREF (refresh command) at predetermined cycles.” 以及多处描述了在正常操作模式下进行周期性刷新操作，例如第[0181]段：“In the normal operation mode, ... refresh operations are performed during intervals between read and write operations”。 | **技术特征G**：指在初始刷新循环被触发之后，存储器控制器根据一个“刷新区间”周期性地触发DRAM的附加刷新循环。这是刷新操作的基本模式。<br>**公开性判断**：对比文件明确公开了刷新定时器以预定周期输出刷新请求信号TREF（[0104]），并且在正常操作模式下，会周期性地执行刷新操作（[0181]）。虽然对比文件没有明确区分“初始”和“附加”的刷新循环，但其整个正常操作模式下的刷新机制就是基于固定间隔的周期性触发。本领域技术人员能够毫无疑义地理解，一旦刷新操作开始（无论是首次还是后续），在正常模式下都会按照固定的时间间隔持续进行周期性刷新。因此，**周期性触发刷新循环**这一基本技术手段被对比文件隐含公开。 |
| **H: 未公开** | 对比文件未发现明确表述。 | **技术特征H**：明确指出存储器控制器使用的“刷新区间”等于DRAM使用的“自刷新区间”。在目标专利中，这隐含了在相同条件下（如温度），两者采用相同的时间基准。<br>**公开性判断**：对比文件描述了不同操作模式下刷新间隔可以不同（例如，低功耗模式下的刷新间隔可能更长，如[0204]所述）。但是，**对比文件没有在任何地方明确说明或暗示，在正常操作模式下由内部定时器控制的刷新间隔（对应“刷新区间”）与在低功耗模式下由DRAM自身控制的自刷新间隔（对应“自刷新区间”）是相等的**。实际上，对比文件的重点之一就是在低功耗模式下延长刷新间隔以省电，这暗示了两种间隔可能不同。因此，该技术特征未被公开。 |
| **I: 未公开** | 对比文件未发现相关内容。 | **技术特征I**：指根据DRAM的温度指示，对从DRAM接收到的自刷新剩余时间进行减小（调整）。在目标专利中，这是通过温度乘数来实现的（说明书[0025]-[0026]），目的是根据温度升高导致漏电加快的情况，缩短等待时间。<br>**公开性判断**：对比文件全文专注于通过电路设计、模式切换和共享存储单元等技术来降低低功耗模式下的刷新频率，**完全没有提及根据温度传感器反馈来动态调整刷新定时或刷新剩余时间**。温度补偿刷新是一个独立的技术手段，对比文件中没有任何描述或暗示。因此，该技术特征未被公开。 |
<<<g>>>