对比文件名称：发明公开_CN101026003A 具有改善刷新机制的动态半导体存储器
目标专利名称：用于存储器的自刷新的方法及相关设备
模型名称：本次创造性评估调用的模型
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：在所述存储器控制器处，接收对动态随机存取存储器DRAM的最新近的DRAM触发的自刷新循环的自刷新区间的剩余部分的指示，其中在所述睡眠操作模式期间所述DRAM的自刷新循环是至少部分地基于所述DRAM的自刷新区间来周期性地触发的，并且其中所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分小于所述自刷新区间<br>**判断结果：未公开** | 对比文件未提及相关内容。 | **论述**：目标专利特征A的核心在于，在存储器控制器从睡眠模式唤醒（退出自刷新模式）时，从DRAM接收关于“最新近自刷新循环的自刷新区间剩余部分”的指示。其作用是避免在模式切换时触发不必要的刷新循环，以节省功耗和降低延迟。对比文件全文（例如背景技术、发明内容、具体实施方式）均未描述在控制器与DRAM之间传递“自刷新区间剩余部分”这一信息。对比文件涉及的刷新模式（自动刷新、自刷新、隐藏刷新）切换（如具体实施方式第[0046]段提及自刷新）以及刷新定时，但从未提及在退出自刷新模式时，DRAM需要向控制器报告其内部自刷新定时器的“剩余部分”。对比文件的“自刷新”是指DRAM内部有刷新定时器，在收到开始命令后自行管理刷新（背景技术第[0007]段），但其技术方案聚焦于解决刷新与正常存取操作的冲突（隐藏刷新），而非解决模式切换时的刷新定时同步问题。因此，本领域技术人员从对比文件无法直接或通过合理推理得出技术特征A的方案。 |
| **技术特征B**：在所述存储器控制器中，对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时<br>**判断结果：未公开** | 对比文件未提及相关内容。 | **论述**：特征B是特征A的后续动作，即在控制器处对从DRAM接收到的“剩余部分”进行计时。由于对比文件根本没有公开特征A（传递剩余部分），因此自然不可能公开控制器对该剩余部分进行计时的动作。对比文件中控制器侧的刷新定时（如用于自动刷新）是独立进行的（参见背景技术第[0007]段及图3描述），并非基于从DRAM接收的一个“剩余部分”来启动计时。因此，该特征未被公开。 |
| **技术特征C**：响应于对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时而从所述存储器控制器触发所述DRAM中的初始刷新循环<br>**判断结果：未公开** | 对比文件未提及相关内容。 | **论述**：特征C是基于特征B的计时结果来触发“初始刷新循环”，这是目标专利实现模式切换后刷新同步的关键步骤。对比文件中控制器触发刷新循环（无论是自动刷新还是隐藏刷新）是基于其自身的定时器周期（如tREFI）或外部命令（具体实施方式第[0038]段及图3、4），而非基于一个从DRAM接收并计时的“剩余部分”。因此，该特征未被公开。 |
| **技术特征D**：对所述存储器控制器的空闲时段计时<br>**判断结果：未公开** | 对比文件未提及相关内容。 | **论述**：目标专利特征D中的“空闲时段计时”用于决定何时让存储器控制器进入睡眠模式（结合特征E）。对比文件全文均未提及对控制器的“空闲时段”进行计时，也未提及基于空闲进入低功耗状态。对比文件的技术问题在于提高刷新期间的性能（允许同时操作），而非通过进入睡眠模式来节省控制器功耗。因此，本领域技术人员从对比文件中无法得出该技术特征。 |
| **技术特征E**：以及响应于对所述空闲时段的计时超过阈值，而将所述存储器控制器从所述活跃操作模式转换回到所述睡眠操作模式。<br>**判断结果：未公开** | 对比文件未提及相关内容。 | **论述**：特征E是基于特征D的空闲计时结果，将控制器转换回睡眠模式。这构成了目标专利中功耗管理循环的一部分。对比文件完全没有涉及存储器控制器的“睡眠操作模式”或“活跃操作模式”之间的转换，其所有操作模式（正常存取、自动刷新、自刷新、隐藏刷新）的切换均基于外部命令，而非基于空闲计时。因此，该特征未被公开。 |
| **技术特征F**：进一步包括：其中在所述存储器控制器处接收对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分的所述指示包括从所述DRAM中的寄存器读取所述指示。<br>**判断结果：未公开** | 对比文件提及了模式寄存器，但功能不同。具体实施方式第[0027]段：“命令解码器108亦可接收来自储存控制数据的内部模式寄存器114的控制信息。” | **论述**：特征F限定了实现特征A（接收剩余部分指示）的具体方式——从DRAM的寄存器中读取。虽然对比文件提到了DRAM内部有“模式寄存器”（第[0027]段），但其描述的功能是“储存控制数据”，并被命令解码器用于解码操作。在具体实施例中，模式寄存器可能用于存储如隐藏刷新旗标等控制信息（第[0030]段提及替代实施例中隐藏刷新命令可存储于模式寄存器中），但从未提及该寄存器用于存储或向控制器传递“自刷新区间的剩余部分”这类定时信息。因此，对比文件仅公开了DRAM具有寄存器这一通用部件，但未公开其用于存储和传递目标专利所述的特定信息。该特征未被公开。 |
| **技术特征G**：进一步包括：在所述初始刷新循环的触发之后，根据刷新区间来周期性地触发所述DRAM的附加的存储器控制器触发的刷新循环。<br>**判断结果：《直接公开》** | 背景技术第[0007]段：“根据一种通常被称为自动刷新的刷新方法，刷新计时器在存储器芯片外部，且存储器芯片响应于由一控制器提供的周期性刷新命令来执行一刷新操作。” <br>图3的说明：“在时钟信号CLK的时刻t1，正常刷新命令REF由存储器电路100接收。刷新控制器124起动正常刷新操作...在一个tRFC后，在时刻t8，第二刷新命令开始下一刷新操作。” | **论述**：特征G描述了在完成一次同步的初始刷新后，控制器根据“刷新区间”周期性地触发后续刷新循环。这实质上是描述了控制器管理的“自动刷新”模式的标准操作。对比文件背景技术第[0007]段明确记载了“自动刷新”方法，其中外部（即控制器侧）刷新计时器产生周期性刷新命令。图3及其说明进一步展示了控制器发送周期性刷新命令（REF）的具体时序。因此，本领域技术人员可以毫无疑义地从对比文件得出，在自动刷新模式下，控制器会根据刷新区间（如tREFI）周期性地触发DRAM的刷新循环。该特征被直接公开。 |
| **技术特征H**：其中，所述刷新区间等于所述自刷新区间。<br>**判断结果：《隐含公开》** | 背景技术第[0008]段：“使用当前技术，每64ms需要刷新DRAM存储器单元。这个64ms刷新周期被开发作为工业标准，并且是基于DRAM单元技术的数据保存能力。” <br>背景技术第[0009]段：“因此，在8K循环中刷新的DRAM将在每7.8μs(64ms/8192)需要一刷新命令。此通常被称为周期性刷新时间间隔tREFI。” | **论述**：特征H限定控制器使用的“刷新区间”等于DRAM自刷新时使用的“自刷新区间”。目标专利中，这确保了两种模式使用相同的定时基准，便于同步。对比文件背景技术第[0008]-[0009]段阐述了DRAM刷新的工业标准：基于数据保存能力（如64ms）和刷新行数（如8192行）计算出周期性刷新时间间隔tREFI（如7.8μs）。对于同一DRAM器件，无论是控制器外部触发（自动刷新）还是DRAM内部触发（自刷新），其刷新每个存储单元的根本要求（64ms内必须刷新一次）是相同的，因此计算出的刷新命令间隔（tREFI）也应是相同的。本领域技术人员知晓，自刷新模式是DRAM内部集成了与外部自动刷新功能等效的定时器。因此，可以合理推断，在对比文件描述的DRAM技术背景下，控制器管理的“刷新区间”（自动刷新间隔）与DRAM自刷新时内部使用的“自刷新区间”是基于相同的物理限制（数据保存时间）和计算方式（总时间/行数），因而实质上是相等的。该特征被隐含公开。 |
| **技术特征I**：进一步包括：响应于对所述DRAM的温度的指示而减小所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分。<br>**判断结果：未公开** | 对比文件未提及相关内容。 | **论述**：特征I涉及根据温度信息动态调整刷新定时（具体是调整从DRAM接收的“剩余部分”）。这是目标专利中用于应对温度变化导致电荷泄漏加快的优化措施。对比文件全文没有提及任何与温度相关的刷新控制、温度传感器或根据温度调整刷新间隔（tREFI或剩余部分）的内容。其发明重点在于刷新与正常操作的并发性，而非基于环境因素（如温度）的功耗或可靠性优化。因此，该特征未被公开。 |
<<<G>>><<<h>>>