**对比文件名称**：发明申请_US20050259493A1 Method and system for controlling refresh in volatile memories
**目标专利名称**：用于存储器的自刷新的方法及相关设备（说明书）
**模型名称**：深度专利特征比对与公开性判断模型
**特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A：《未公开》**<br>包括：在所述存储器控制器处，接收对动态随机存取存储器DRAM的最新近的DRAM触发的自刷新循环的自刷新区间的剩余部分的指示，其中在所述睡眠操作模式期间所述DRAM的自刷新循环是至少部分地基于所述DRAM的自刷新区间来周期性地触发的，并且其中所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分小于所述自刷新区间 | [0031] At the conclusion of the self-refresh mode, it should be noted that the refresh address register 60 contains the address of the last refreshed memory location in the memory banks 18. By making this address available to the memory controller 16 at the beginning of the auto-refresh mode... | **论述**：目标专利特征A的核心在于，存储器控制器接收的是一个关于“**时间**”的指示，即自刷新“时间间隔”的“剩余部分”。其作用是让控制器知道距离下一次自刷新触发还有多久，以便精确安排初始刷新，**避免在模式切换时触发不必要的刷新操作，以节省功耗和减少延迟**。对比文件公开的是在自刷新模式结束时，将“**最后刷新的内存位置地址**”提供给存储器控制器（[0031]）。这是一个关于“**空间（地址）**”的指示，而非“时间间隔剩余”。其作用是让控制器知道哪个存储体正在或刚被刷新，从而在自动刷新模式下**避免访问冲突，实现并发访问以提高性能**。两者指示的内容（时间 vs. 地址）和所要解决的技术问题（避免不必要刷新 vs. 避免访问冲突）均不相同。本领域技术人员无法从对比文件中的“最后刷新地址”毫无疑义地或通过合理推理得出“自刷新区间的剩余时间部分”这一技术方案。因此，该特征既未被直接公开，也未被隐含公开。 |
| **技术特征B：《未公开》**<br>在所述存储器控制器中，对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时 | 对比文件未提及对自刷新“时间间隔剩余部分”进行计时的内容。 | **论述**：特征B是特征A的后续动作，即对接收到的“时间剩余部分”进行计时。如特征A论述所述，对比文件并未向控制器提供“时间剩余部分”这一信息，因此也就不存在控制器对此信息进行计时的基础。对比文件中控制器有自己的刷新时钟（例如54），但它是用于生成自动刷新命令（[0032]），并非用于对从DRAM接收的一个特定时间间隔剩余量进行倒计时。该特征未被公开。 |
| **技术特征C：《未公开》**<br>响应于对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分计时而从所述存储器控制器触发所述DRAM中的初始刷新循环 | 对比文件未提及基于自刷新“时间间隔剩余部分”的计时来触发初始刷新循环。 | **论述**：特征C是基于特征B的计时结果来触发初始刷新循环。其核心在于触发时机是基于DRAM提供的“剩余时间”确定的，目的是使控制器触发的第一次刷新恰好接续DRAM自刷新的节奏。对比文件中，控制器在进入自动刷新模式后，使用自己的刷新时钟来生成刷新命令（[0032]），其刷新触发时机由自身时钟周期决定，与DRAM自刷新模式下的时间进度无关。因此，该特征未被公开。 |
| **技术特征D：《隐含公开》**<br>对所述存储器控制器的空闲时段计时 | [0005] During periods when data is not being written to or retrieved from the memory (idle states), the memory controller may place the memory in the self-refresh mode. | **论述**：特征D是检测系统是否空闲以决定是否进入节能模式（自刷新/睡眠）。对比文件[0005]明确指出，在数据未被写入或读取的“空闲状态”期间，存储器控制器可以将存储器置于自刷新模式。虽然对比文件没有明确描述一个独立的“空闲定时器”硬件模块，但本领域技术人员根据该教导，为了判断何时进入“空闲状态”，必然会采用某种计时或检测机制（例如，监控总线活动、使用定时器等）来确定一段“空闲时段”。这是一种常规的、隐含的技术手段。因此，该特征被对比文件隐含公开。 |
| **技术特征E：《隐含公开》**<br>以及响应于对所述空闲时段的计时超过阈值，而将所述存储器控制器从所述活跃操作模式转换回到所述睡眠操作模式。 | [0005] During periods when data is not being written to or retrieved from the memory (idle states), the memory controller may place the memory in the self-refresh mode. | **论述**：特征E是特征D的逻辑延伸，即在空闲计时超阈值后执行模式转换。对比文件[0005]教导了在“空闲状态”下，控制器“可以”将存储器置于自刷新模式。虽然“阈值”未明确量化，但本领域技术人员能够理解，从活跃操作模式（自动刷新模式）转换到节能模式（自刷新模式）需要一个决策条件，通常就是检测到一段持续的空闲时间（即超过某个阈值）。这是实现该功能模式的必然、常规的逻辑步骤。因此，该特征被对比文件隐含公开。 |
| **技术特征F：《直接公开》**<br>进一步包括：其中在所述存储器控制器处接收对所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分的所述指示包括从所述DRAM中的寄存器读取所述指示。 | [0021] ...the memory controller 16 of the volatile memory 10 can then read the bank address 12b after the power up sequence and each time the memory 10 comes out of self-refresh.<br>[0031] ...the address stored in the refresh address register 60 is provided to the storage register 56 in the memory controller 16. | **论述**：特征F限定了接收指示的具体方式：从DRAM中的寄存器读取。对比文件多次明确公开了这种通信方式。例如，[0021]提到控制器可以从存储器的可读寄存器（如扩展模式寄存器14）中读取刷新地址（bank address 12b），尤其是在“每次存储器退出自刷新时”。[0031]更具体地描述了在自刷新模式结束时，刷新地址寄存器60中的地址被提供给存储器控制器16中的存储寄存器56。这清楚地公开了控制器通过读取（或接收来自）DRAM内部寄存器（或经由寄存器传递）的信息来获取状态。尽管读取的内容是地址而非时间，但“从DRAM寄存器读取指示”这一具体手段已被直接公开。 |
| **技术特征G：《隐含公开》**<br>进一步包括：在所述初始刷新循环的触发之后，根据刷新区间来周期性地触发所述DRAM的附加的存储器控制器触发的刷新循环。 | [0032] With the storage register 56 loaded with the last refreshed memory location, the memory controller 16 may use its own refresh clock 54 not only to generate the auto-refresh command signal 70, but to control the addresses of the refresh operations. | **论述**：特征G描述了在模式切换后的初始刷新之后，控制器按照固定的“刷新区间”周期性地进行刷新。对比文件[0032]描述了在自动刷新模式下，存储器控制器使用自己的刷新时钟54来生成自动刷新命令信号70。这必然意味着刷新时钟54以一定的周期（即“刷新区间”）运行，从而周期性地触发刷新命令。这是自动刷新模式的基本工作原理。因此，该特征被对比文件隐含公开。 |
| **技术特征H：《隐含公开》**<br>其中，所述刷新区间等于所述自刷新区间。 | 未明确说明，但隐含于整体操作中。 | **论述**：特征H限定了控制器使用的“刷新区间”与DRAM自刷新时使用的“自刷新区间”相等。对比文件虽然未明确声明两个间隔相等，但其技术方案依赖于在自刷新和自动刷新模式之间平滑切换刷新地址序列，以确保所有存储单元都能被及时刷新而不错过。为了实现这种无缝衔接，避免刷新遗漏或过度刷新，本领域技术人员容易理解并推断，两种模式下用于决定刷新触发频率的基本时间基准（即刷新间隔）应当是一致的。否则，模式切换可能导致刷新节奏紊乱。因此，该特征被对比文件隐含公开。 |
| **技术特征I：《未公开》**<br>进一步包括：响应于对所述DRAM的温度的指示而减小所述最新近的DRAM触发的自刷新循环的所述自刷新区间的所述剩余部分。 | 对比文件全文未提及根据温度调整刷新间隔或剩余时间。 | **论述**：特征I引入了温度补偿机制，根据温度调整（减小）刷新时间间隔（或其剩余部分）。这是为了解决DRAM单元电荷泄漏速率随温度升高而加快的问题。对比文件的技术方案完全聚焦于刷新地址的管理和冲突避免，没有任何关于温度监测或根据温度动态调整刷新定时的记载或暗示。本领域技术人员无法从对比文件的内容中推理出这一特征。因此，该特征未被公开。 |
<<<F>>><<<d>>><<<e>>><<<g>>><<<h>>>