对比文件名称：2010-04-13_发明授权_US07696822B2 Amplifying circuit and associated linearity improving method
目标专利名称：无削减信号包络地提升放大器增益CN107852138B
模型名称：深度分析对比文件公开性的模型
根据对目标专利说明书及权利要求，以及对比文件说明书的理解，现进行特征比对分析如下：
目标专利涉及一种通过反馈网络减小偏置晶体管跨导以提升差分放大器增益，同时避免信号包络削减的电路。对比文件涉及一种通过动态偏置或并联可变电容来校正放大器AM-PM失真以改善线性度的电路。两者的发明目的和技术手段存在本质区别：目标专利的核心在于利用反馈网络（特别是电容性反馈）改变偏置晶体管的跨导以提升增益；而对比文件的核心在于利用包络检测信号动态调整偏置或输入电容，以补偿非线性电容引起的相位失真。
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：包括：差分级，包括第一晶体管，所述第一晶体管具有电连接到第一差分输入的控制端子和电连接到第一差分输出的输出端子，《直接公开》** | 说明书第[0032]段及图8：“FIG. 8 is a diagram of the first embodiment showing that the circuit in FIG. 7 is extended to the case of using a differential signal as the input signal of the amplifying circuit, wherein Vip and Vin are the differential input signal.” 图8明确示出了由晶体管M3和M4构成的差分放大器。M3的栅极（控制端子）连接到差分输入Vip，其漏极（输出端子）连接到输出。 | 对比文件图8公开了一个差分放大器结构，其中晶体管M3构成差分对管的一侧。其栅极接收差分输入信号Vip，漏极作为输出。这与目标专利权利要求中“差分级，包括第一晶体管…具有电连接到第一差分输入的控制端子和电连接到第一差分输出的输出端子”的技术特征完全相同。因此，本领域技术人员能够毫无疑义地得出该技术方案，属于直接公开。 |
| **B：所述差分级进一步包括第二晶体管，所述第二晶体管具有电连接到第二差分输入的控制端子和电连接到第二差分输出的输出端子，《直接公开》** | 说明书第[0032]段及图8：“FIG. 8 ... wherein Vip and Vin are the differential input signal.” 图8明确示出了晶体管M4，其栅极连接到差分输入Vin，漏极连接到输出。 | 对比文件图8公开的差分放大器结构中，晶体管M4构成差分对管的另一侧。其栅极接收另一个差分输入信号Vin，漏极作为另一个输出。这与目标专利权利要求中“第二晶体管…具有电连接到第二差分输入的控制端子和电连接到第二差分输出的输出端子”的技术特征完全相同。因此，本领域技术人员能够毫无疑义地得出该技术方案，属于直接公开。 |
| **C：第一偏置晶体管，具有电连接到所述第一晶体管的所述控制端子的输出端子，《直接公开》** | 说明书第[0032]段及图8：图8中，晶体管M1的漏极（输出端子）连接到晶体管M3的栅极（控制端子）。 | 对比文件图8中，晶体管M1的漏极（输出端子）直接连接到了晶体管M3的栅极（控制端子）。从结构上看，这完全符合“第一偏置晶体管，具有电连接到所述第一晶体管的所述控制端子的输出端子”这一技术特征。尽管M1在对比文件中被描述为用于提供动态偏置以改善线性度，与目标专利中设置DC操作点的偏置目的不完全相同，但该结构特征本身已被明确公开。因此，本领域技术人员能够毫无疑义地得出该结构，属于直接公开。 |
| **D：第二偏置晶体管，具有电连接到所述第二晶体管的所述控制端子的输出端子，《直接公开》** | 说明书第[0032]段及图8：图8中，晶体管M2的漏极（输出端子）连接到晶体管M4的栅极（控制端子）。 | 对比文件图8中，晶体管M2的漏极（输出端子）直接连接到了晶体管M4的栅极（控制端子）。从结构上看，这完全符合“第二偏置晶体管，具有电连接到所述第二晶体管的所述控制端子的输出端子”这一技术特征。因此，本领域技术人员能够毫无疑义地得出该结构，属于直接公开。 |
| **E：第一反馈网络，电连接在所述第一偏置晶体管的控制端子与所述第一偏置晶体管的所述输出端子之间，《隐含公开》** | 说明书第[0031]段及图7：“FIG. 7 shows a circuit embodiment of FIG. 5, wherein the amplifier 11 is a NMOS transistor; each of the couplers 12 and 51 is formed by capacitors C4 and C5; the envelope detector 52 includes a rectifier (composed of diodes) and a low-pass filter (composed of the resistor R and the input capacitor Cin so as to use less components); the separating unit 53 includes a large capacitor C3.” 图7及图8中，从晶体管M1的栅极到其漏极之间，存在由C3、C4、C5、二极管、R、Cin等元件构成的路径。 | 对比文件图7和图8的电路显示，在晶体管M1（作为放大器/偏置晶体管）的栅极（控制端子）和漏极（输出端子）之间，连接有电容器C3、C4、C5以及二极管、电阻R等元件构成的网络。该网络用于耦合输入信号、检测包络并滤波，其输出（即包络信号）反馈至M1的栅极用于动态偏置。虽然该网络在对比文件中被描述为“包络检测”和“动态偏置”路径，但从电路连接关系上看，它确实构成了一个连接在M1控制端子和输出端子之间的“网络”。本领域技术人员在看到该连接关系时，有可能将其识别为一种连接在晶体管栅极和漏极之间的反馈路径或网络。因此，在非常宽松的隐含公开判断标准下，可以认为对比文件隐含公开了“第一反馈网络，电连接在所述第一偏置晶体管的控制端子与所述第一偏置晶体管的所述输出端子之间”这一结构特征。但其在对比文件中的作用（包络检测与动态偏置）与在目标专利中的作用（通过反馈改变跨导以提升增益）不同。 |
| **F：以及 第二反馈网络，电连接在所述第二偏置晶体管的控制端子与所述第二偏置晶体管的所述输出端子之间，《直接公开》** | 说明书第[0032]段及图8：图8中，在晶体管M2的栅极和漏极之间，同样存在由C3、C4、C5、二极管、R、Cin等元件构成的对称路径。 | 对比文件图8中，在晶体管M2（作为放大器/偏置晶体管）的栅极（控制端子）和漏极（输出端子）之间，同样连接有电容器C3、C4、C5以及二极管、电阻R等元件构成的网络。该网络结构与M1侧完全对称。从电路连接关系上看，它明确构成了一个连接在M2控制端子和输出端子之间的“网络”。因此，本领域技术人员能够毫无疑义地得出“第二反馈网络，电连接在所述第二偏置晶体管的控制端子与所述第二偏置晶体管的所述输出端子之间”这一结构特征，属于直接公开。但其作用与目标专利不同。 |
| **G：其中所述第一反馈网络和所述第二反馈网络每个包括电容性反馈电路。《未公开》** | 说明书第[0031]段及图7、图8：图7和图8中，连接在M1/M2栅极和漏极之间的网络包含电容器C3、C4、C5，以及二极管、电阻R等元件。 | 对比文件公开的网络中包含电容元件（C3, C4, C5），但该网络整体是一个用于耦合信号、整流和低通滤波以产生包络信号的电路，其功能是实现“包络检测”和“动态偏置”（或与输入电容并联补偿），而非目标专利中旨在“改变跨导”的“电容性反馈电路”。目标专利中的电容性反馈电路是直接连接在偏置晶体管栅-源或栅-漏之间，通过电容反馈效应直接影响其跨导。对比文件的网络虽然包含电容，但其电路构成、信号路径（包含整流二极管、电阻等）和功能目的均与目标专利定义的“电容性反馈电路”有本质区别。本领域技术人员无法从对比文件毫无疑义地得出或合理推断出该网络就是“电容性反馈电路”。因此，该特征未被公开。 |
| **H：其中所述第一反馈网络和所述第二反馈网络改变所述第一偏置晶体管和所述第二偏置晶体管的相应跨导。《未公开》** | 说明书第[0029]段：“The use of dynamic bias does not influence the AM to AM linearity of the amplifier 11 on one hand, and can upgrade the power efficiency of the amplifier 11 on the other hand. ... if the envelope signal is large, then the bias current is increased to maintain good AM to AM linearity (i.e. the transconductance Gm of the MOS transistor is kept stable)” | 对比文件提到了通过动态偏置（改变栅极电压）可以维持MOS晶体管的跨导（Gm）稳定，以保持良好的AM-AM线性度。然而，这是通过改变偏置电压（Vgate）来实现的，而非通过“反馈网络”本身来“改变”跨导。目标专利的核心在于反馈网络（如电容反馈）直接作用，改变了偏置晶体管的跨导（gm1, gm2），从而提升差分级的增益。对比文件中既未描述其网络具有改变偏置晶体管跨导的功能，也未提及通过此类反馈网络来提升增益。两者技术手段和作用均不相同。因此，该特征未被公开。 |
| **I：其中所述第一反馈网络和所述第二反馈网络减小所述第一偏置晶体管和所述第二偏置晶体管的所述相应跨导。《未公开》** | 无相关内容。 | 对比文件全文均未提及通过其连接在栅极和漏极之间的网络来“减小”偏置晶体管的跨导。其动态偏置的目的是在输入信号包络大时增加偏置电流以“保持（keep stable）”跨导，而非“减小”跨导。目标专利明确教导通过反馈网络“减小”跨导以“增大”增益。两者的目的和效果相反或不同。因此，该特征未被公开。 |
| **J：其中所述第一晶体管和所述第二晶体管是N型晶体管器件，其中所述第一晶体管和所述第二晶体管的所述输出端子是所述第一晶体管和所述第二晶体管的漏极端子。《直接公开》** | 说明书第[0031]段及图7、图8：“FIG. 7 shows a circuit embodiment of FIG. 5, wherein the amplifier 11 is a NMOS transistor; ... FIG. 8 ...”。图7和图8明确显示晶体管M3和M4是NMOS（N型）晶体管，且其输出端子（连接到负载/下一级）是漏极。 | 对比文件图7和图8明确公开了差分对管M3和M4是NMOS晶体管，属于N型晶体管器件。在MOSFET中，漏极通常作为输出端子。图中明确显示M3和M4的漏极连接至输出节点。因此，本领域技术人员能够毫无疑义地得出“第一晶体管和第二晶体管是N型晶体管器件，其输出端子是漏极端子”这一技术特征，属于直接公开。 |
| **K：其中所述第一反馈网络和所述第二反馈网络的所述电容性反馈电路每个包括可变电容器。《未公开》** | 说明书第[0022]段：“The capacitor unit 123 includes capacitors C1, C2 and a variable capacitor Cvar.” 但此处的Cvar在图1、3、4A、4B中与输入电容并联，用于补偿输入电容的非线性。在图7、8、9的具体电路中，并未出现可变电容器Cvar，而是使用了固定电容C3、C4、C5。 | 对比文件虽然在部分实施例（如图1、3、4A、4B）中提到了可变电容器（Cvar），但其应用场景是与放大器的输入电容并联，以构成等效线性电容，校正AM-PM失真。在涉及差分放大器结构的具体电路图（图7、8、9）中，连接在偏置晶体管（M1/M2）栅极和漏极之间的网络使用的是固定电容器（C3, C4, C5），并未公开“可变电容器”。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出目标专利权利要求中定义的、包含在“电容性反馈电路”中的“可变电容器”。因此，该特征未被公开。 |
| **L：其中所述第一反馈网络包括所述第一偏置晶体管的寄生电容，其中所述第二反馈网络包括所述第二偏置晶体管的寄生电容。《未公开》** | 说明书第[0022]段：“The amplifier 11 has a non-linear input capacitor Cin whose capacitance value varies with the input power of the amplifier 11.” | 对比文件提到了放大器（11，或图8中的M3/M4）具有非线性的输入电容Cin，这通常指栅极寄生电容。然而，该输入电容Cin属于放大晶体管（M3/M4），而非偏置晶体管（M1/M2）。目标专利权利要求L明确限定反馈网络“包括所述第一/第二偏置晶体管的寄生电容”。对比文件既未提及偏置晶体管（M1/M2）的寄生电容，也未将其作为反馈网络的组成部分。因此，该特征未被公开。 |
| **M：其中所述第一反馈网络包括电连接在所述第一偏置晶体管的所述控制端子与输出端子之间的电容器，其中所述第一晶体管的跨导以因子 被增大，其中C是所述电容器的电容并且C par是所述第一晶体管的寄生电容。《未公开》** | 无相关内容。 | 对比文件没有公开一个“电连接在所述第一偏置晶体管的所述控制端子与输出端子之间的电容器”作为反馈网络的核心元件来改变跨导。图8中M1的栅极和漏极之间连接的是一个包含多个元件的复杂网络，而非一个简单的电容器。更重要的是，对比文件完全没有提及通过电容器反馈来“增大”第一晶体管（M3）跨导的技术效果，更没有公开目标专利说明书中推导出的跨导增大因子公式。因此，该特征未被公开。 |
| **N：其中所述电路进一步包括：电连接到所述第一差分输入和所述第二差分输入的混频器电路、以及电连接到所述第一差分输出和所述第二差分输出的功率放大器。《未公开》** | 无相关内容。 | 对比文件全文未提及“混频器电路（mixer circuit）”或“功率放大器（power amplifier）”与所述差分输入和差分输出相连接。因此，该特征未被公开。 |
| **O：进一步包括：被配置为设置所述第一晶体管的DC操作点的第一电流源和被配置为设置所述第二晶体管的DC操作点的第二电流源。《未公开》** | 说明书第[0032]段及图8：图8中，晶体管M3和M4的源极通过一个电流源Iss接地。晶体管M1和M2的栅极由电压Vbias偏置。 | 对比文件图8中，差分对管M3和M4共用尾电流源Iss，用于设置其DC操作点。然而，目标专利权利要求O限定的是为“第一晶体管”（即M3）和“第二晶体管”（即M4）分别设置独立的“第一电流源”和“第二电流源”。图8中的单个尾电流源Iss为整个差分对提供偏置，并非两个独立的电流源。此外，对比文件中为偏置晶体管M1和M2提供偏置的是电压源Vbias，而非电流源。因此，该特征未被公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<F>>><<<J>>><<<e>>>