**对比文件名称**：2013-05-08_发明公开_CN103095234A 一种全差分运算跨导放大器
**目标专利名称**：无削减信号包络地提升放大器增益CN107852138B
**本次调用模型名称**：DeepSeek-R1
## 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：差分级，包括第一晶体管，所述第一晶体管具有电连接到第一差分输入的控制端子和电连接到第一差分输出的输出端子，《直接公开》 | [0023] NMOS管M31的栅极接收差分输入信号Vin...漏极连接于NMOS管M314的源极。 [0025] PMOS管M310...漏极连接于NMOS管M312的漏极且输出差分输出信号Vop； | 对比文件公开了一种全差分运算跨导放大器，其电路（例如图2所示）中必然包含一个差分级。NMOS管M31的栅极接收差分输入信号Vin，这对应于第一差分输入（In1）。其漏极通过NMOS管M314、PMOS管M38和PMOS管M310等最终连接到输出信号Vop的节点，因此其漏极电连接到第一差分输出（Out1）。这构成了差分级中的第一晶体管，其控制端子（栅极）和输出端子（漏极）分别连接到差分输入和输出。因此，该技术特征被对比文件直接公开。 |
| **技术特征B**：所述差分级进一步包括第二晶体管，所述第二晶体管具有电连接到第二差分输入的控制端子和电连接到第二差分输出的输出端子，《直接公开》 | [0023] NMOS管M32的栅极接收差分输入信号Vip...漏极连接于NMOS管M315的源极。 [0025] PMOS管M311...漏极连接于NMOS管M313的漏极且输出差分输出信号Von； | 对比文件中，NMOS管M32的栅极接收差分输入信号Vip，对应于第二差分输入（In2）。其漏极通过NMOS管M315、PMOS管M39和PMOS管M311等最终连接到输出信号Von的节点，因此其漏极电连接到第二差分输出（Out2）。这构成了差分级中的第二晶体管。因此，该技术特征被对比文件直接公开。 |
| **技术特征C**：第一偏置晶体管，具有电连接到所述第一晶体管的所述控制端子的输出端子，《未公开》 | （未公开） | 目标专利中的“第一偏置晶体管”（如M1）是用于为差分对管（M3）提供偏置的独立晶体管，其输出端子（源极）直接连接到差分对管的控制端子（栅极）（参见图3）。在对比文件中，为差分对管（M31）提供偏置电流的器件是NMOS管M35（电流源管），其输出端子（漏极）连接到M31的源极，而非控制端子（栅极）。对比文件没有公开一个晶体管，其输出端子连接到第一晶体管（M31）的控制端子（栅极）以提供偏置。因此，该技术特征未被公开。 |
| **技术特征D**：第二偏置晶体管，具有电连接到所述第二晶体管的所述控制端子的输出端子，《未公开》 | （未公开） | 与特征C同理，目标专利中的“第二偏置晶体管”（如M2）输出端子连接到第二晶体管（M4）的控制端子。对比文件中，为第二晶体管（M32）提供偏置的是同一个电流源管M35，其输出端子连接到M32的源极，而非栅极。因此，该技术特征未被公开。 |
| **技术特征E**：第一反馈网络，电连接在所述第一偏置晶体管的控制端子与所述第一偏置晶体管的所述输出端子之间，《未公开》 | （未公开） | 目标专利的核心改进之一是通过连接在偏置晶体管（如M1）自身栅极和源极之间的反馈网络来减小其跨导（参见图3）。对比文件全文（包括图2、图3及文字描述）均未提及或暗示在任何晶体管的栅极和源极之间连接反馈网络。其提高增益的原理是通过电路结构调整（增加支路、使用共栅管等）来提高输出电阻，而非通过反馈改变偏置晶体管的跨导。因此，该技术特征未被公开。 |
| **技术特征F**：以及 第二反馈网络，电连接在所述第二偏置晶体管的控制端子与所述第二偏置晶体管的所述输出端子之间，《未公开》 | （未公开） | 与特征E同理，对比文件中不存在连接在偏置晶体管栅极和源极之间的反馈网络。因此，该技术特征未被公开。 |
| **技术特征G**：其中所述第一反馈网络和所述第二反馈网络每个包括电容性反馈电路。《未公开》 | （未公开） | 由于特征E和F所限定的反馈网络本身未被对比文件公开，因此其具体构成“电容性反馈电路”也未被公开。 |
| **技术特征H**：其中所述第一反馈网络和所述第二反馈网络改变所述第一偏置晶体管和所述第二偏置晶体管的相应跨导。《未公开》 | （未公开） | 该技术特征限定了反馈网络的功能是改变偏置晶体管的跨导。对比文件中完全没有提及通过反馈网络改变跨导的技术手段或效果，其增益提升机制是提高输出电阻（如[0037]、[0066]所述）。因此，该技术特征未被公开。 |
| **技术特征I**：其中所述第一反馈网络和所述第二反馈网络减小所述第一偏置晶体管和所述第二偏置晶体管的所述相应跨导。《未公开》 | （未公开） | 该技术特征进一步限定了反馈网络的功能是减小跨导。对比文件中未涉及任何减小偏置晶体管跨导的电路结构或方法。因此，该技术特征未被公开。 |
| **技术特征J**：其中所述第一晶体管和所述第二晶体管是N型晶体管器件，其中所述第一晶体管和所述第二晶体管的所述输出端子是所述第一晶体管和所述第二晶体管的漏极端子。《直接公开》 | [0023] NMOS管M31...漏极连接于NMOS管M314的源极。 [0023] NMOS管M32...漏极连接于NMOS管M315的源极。 | 对比文件实施例（图2）中，第一晶体管M31和第二晶体管M32均为NMOS管，属于N型晶体管器件。在MOSFET器件中，输出端子通常为漏极。对比文件明确指出M31和M32的“漏极”连接到后续电路，因此其输出端子即为漏极端子。这符合本领域技术人员的常规理解。因此，该技术特征被直接公开。 |
| **技术特征K**：其中所述第一反馈网络和所述第二反馈网络的所述电容性反馈电路每个包括可变电容器。《未公开》 | （未公开） | 由于特征G（电容性反馈电路）未被公开，因此其进一步限定的“可变电容器”自然也未被公开。 |
| **技术特征L**：其中所述第一反馈网络包括所述第一偏置晶体管的寄生电容，其中所述第二反馈网络包括所述第二偏置晶体管的寄生电容。《未公开》 | （未公开） | 该技术特征限定了反馈网络包含偏置晶体管自身的寄生电容。首先，特征E和F的反馈网络未被公开；其次，对比文件虽然提到了MOS管的寄生电容（如[0012]中的Cdb和Cgd），但那是作为输出节点的有害寄生电容被讨论和试图减小的对象（[0037]、[0070]），并未被用作构成反馈网络的元件。因此，该技术特征未被公开。 |
| **技术特征M**：其中所述第一反馈网络包括电连接在所述第一偏置晶体管的所述控制端子与输出端子之间的电容器，其中所述第一晶体管的跨导以因子 (1+C/C_par) 被增大，其中C是所述电容器的电容并且C_par是所述第一晶体管的寄生电容。《未公开》 | （未公开） | 该技术特征具体限定了反馈网络包含一个外接电容器，并给出了跨导增大的具体公式。对比文件完全没有公开在偏置晶体管栅极和源极之间连接电容器的结构，更没有公开利用此结构通过所述公式来增大跨导（或等效阻抗）的原理。因此，该技术特征未被公开。 |
| **技术特征N**：其中所述电路进一步包括：电连接到所述第一差分输入和所述第二差分输入的混频器电路、以及电连接到所述第一差分输出和所述第二差分输出的功率放大器。《未公开》 | （未公开） | 对比文件仅描述了一个独立的运算跨导放大器（OTA）电路，其输入是差分信号Vin/Vip，输出是Von/Vop。全文未提及任何与混频器电路或功率放大器的连接。因此，该技术特征未被公开。 |
| **技术特征O**：进一步包括：被配置为设置所述第一晶体管的DC操作点的第一电流源和被配置为设置所述第二晶体管的DC操作点的第二电流源。《直接公开》 | [0023] NMOS管M35的源极接地，漏极连接于NMOS管M31的源极和NMOS管M32的源极，栅极接入偏置电压Vbn1。 [0025] NMOS管M36的源极接地，漏极接NMOS管M33的源极和NMOS管M37的漏极，栅极接入偏置电压Vbn1。 | 在对比文件图2所示的电路中，NMOS管M35的漏极连接到第一晶体管M31和第二晶体管M32的源极，其栅极接入偏置电压Vbn1。在MOSFET电路中，这种以固定偏置电压驱动的晶体管（M35、M36）作为恒流源工作，为差分对管（M31/M32、M33/M34）提供尾电流，从而设置差分对管的DC（静态）工作点或操作点。因此，M35和M36（或M36、M37）分别构成了用于设置第一和第二晶体管（差分对管）DC操作点的电流源。该技术特征被直接公开。 |
<<<A>>><<<B>>><<<J>>><<<O>>>