返回项目页面
对比文件列表
2004-06-29_发明授权_US06757189B2 Magnetic random access memory with memory cells of different resistances connected in series and parallel_+++C_D_L_e+++.docx
2026-02-23 21:13
2006-02-23_发明申请_US20060039183A1 Multi-sensing level MRAM structures_+++C_D_E_L_a_b_p+++.docx
2026-02-23 21:13
2006-11-02_发明申请_US20060245227A1 Serial transistor-cell array architecture_+++C_D_E_K_L_M_R_a+++.docx
2026-02-23 21:13
2008-08-21_发明申请_WO2008100872A2 AN IMPROVED HIGH CAPACITY LOW COST MULTI-STATE MAGNETIC MEMORY_+++A_C_D_L_b_e_i_j_m_p+++.docx
2026-02-23 21:13
2008-08-21_发明申请_WO2008100872A3 AN IMPROVED HIGH CAPACITY LOW COST MULTI-STATE MAGNETIC MEMORY_+++D+++.docx
2026-02-23 21:13
2010-03-08_发明公开_KR1020100024765A 멀티 비트 자기 메모리 셀 및 그 제조 방법_+++A_C_D_E+++.docx
2026-02-23 21:13
2010-05-19_发明公开_CN101711408A 改进的高容量低成本多态磁存储器_+++A_C_D_E_I_L_M_f+++.docx
2026-02-23 21:13
2011-09-29_发明申请_US20110235391A1 Reference Cell Write Operations At A Memory_+++D_a_i_r+++.docx
2026-02-23 21:13
2011-12-14_发明公开_CN102282621A 自旋转移力矩磁阻随机存取存储器内的位线电压控制_+++A_D_f_l_m_r+++.docx
2026-02-23 21:13
2012-01-25_发明公开_CN102334166A 降低自旋力矩转移磁阻性随机存取存储器(STT-MRAM)中的源极负载效应_+++D_M_R+++.docx
2026-02-23 21:13
2012-09-27_发明申请_US20120241828A1 SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF_+++D_p+++.docx
2026-02-23 21:13
2013-02-21_发明申请_US20130044537A1 MAGNETIC MEMORY, METHOD OF MANUFACTURING THE SAME, AND METHOD OF DRIVING THE SAME_+++A_C_D_E_L_b_f_p_r+++.docx
2026-02-23 21:13
2013-02-28_发明申请_US20130051134A1 SEMICONDUCTOR RECORDING DEVICE_+++A_C_D_E_F_G_H_K_L_b_p_q+++.docx
2026-02-23 21:13
2013-10-24_发明申请_US20130279244A1 HIERARCHICAL MEMORY MAGNETORESISTIVE RANDOM-ACCESS MEMORY (MRAM) ARCHITECTURE_+++A_D_L_O_P_R_b_c_e_k_m+++.docx
2026-02-23 21:13
2014-03-06_发明专利_JP2014041693A Semiconductor storage device_+++C_D_E_F_H_K_L_P_a_b_g_q+++.docx
2026-02-23 21:13
2014-05-21_发明公开_CN103810118A 一种新型的STT-MRAM缓存设计方法_+++D_L_M_R_a_b_o_p+++.docx
2026-02-23 21:13
2014-12-08_发明专利_JP2014229325A メモリ装置_+++F_a_b_c_d_e_g_h_k_l+++.docx
2026-02-23 21:13
2014-12-08_发明专利_JP2014229325A メモリ装置_+++F_a_b_c_d_e_g_h_k_l+++.docx

对比文件名称:2014-12-08_发明专利_JP2014229325A メモリ装置

目标专利名称:使用串联磁性隧道结的多位自旋转移矩磁阻随机存取存储器STT-MRAMCN107430883B

本次调用的模型名称:DeepSeek最新版本模型

## 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:具有第一读取余裕的第一磁性隧道结(MTJ)元件。<br>**隐含公开**对比文件说明书[2]:“磁気抵抗素子401は、トンネル絶縁層202を自由磁化層201と固定磁化層203とで挟んだ構造を有する。”;<br>说明书[2]:“メモリ素子MEは、中間層403を第1の磁気抵抗素子(MTJ1)401と第2の磁気抵抗素子(MTJ2)402とで挟んだ構造を有する。”对比文件明确公开了“第1の磁気抵抗素子(MTJ1)401”(参见段落[2]),即第一磁性隧道结(MTJ)元件。目标专利中的“读取余裕”是指MTJ元件高低电阻状态之间的差值(ΔR),这是MTJ元件作为存储元件的固有特性。对比文件公开的MTJ元件(401)具有低电阻状态和高电阻状态(参见图2及相应描述),本领域技术人员能够毫无疑义地理解其必然具备一定的“读取余裕”。因此,对比文件隐含公开了具有第一读取余裕的第一MTJ元件。
**技术特征B**:具有第二读取余裕的第二MTJ元件,所述第一读取余裕大于所述第二读取余裕的两倍。<br>**隐含公开**对比文件说明书[2]:“メモリ素子MEは、中間層403を第1の磁気抵抗素子(MTJ1)401と第2の磁気抵抗素子(MTJ2)402とで挟んだ構造を有する。”;<br>说明书[2]:“抵抗値を変える方法としては、トンネル絶縁膜202の厚さを変えるのが一番効果的であり、大きな抵抗ふり幅が確保できる。その場合、第2の磁気抵抗素子402のトンネル絶縁層202の厚さは、第1の磁気抵抗素子401のトンネル絶縁層202の厚さとは異なり、第2の磁気抵抗素子402の抵抗値は、第1の磁気抵抗素子401の抵抗値とは異なる。”对比文件明确公开了串联的第二磁阻元件(MTJ2 402)(参见段落[2])。为了使串联的两个MTJ元件能够表示多值(如四值),对比文件教导了通过改变隧道绝缘层厚度来使两个MTJ元件具有不同的电阻值(即不同的电阻“ふり幅”,相当于不同的读取余裕ΔR)(参见段落[2])。目标专利说明书[0030]-[0031]指出,MTJ元件的读取余裕与其大小(尺寸)相关联,并且第二MTJ元件大小大于第一MTJ元件的两倍,导致其读取余裕小于第一MTJ元件读取余裕的两倍。虽然对比文件未明确提及通过尺寸差异来调整读取余裕,但其核心思想是调整MTJ元件的物理参数(如隧道层厚度)以获得不同的电阻特性(读取余裕),以实现多值存储。本领域技术人员为了优化多值存储的区分度,完全有可能根据设计需要,通过调整尺寸、材料或结构等参数,使第一MTJ元件的读取余裕大于第二MTJ元件读取余裕的两倍。因此,对比文件隐含公开了该技术特征。
**技术特征C**:以及耦合在所述第一MTJ元件与所述第二MTJ元件之间的存取晶体管。<br>**隐含公开**对比文件图4及说明书[2]:“メモリ素子MEは、中間層403を第1の磁気抵抗素子(MTJ1)401と第2の磁気抵抗素子(MTJ2)402とで挟んだ構造を有する。”对比文件图4和文字描述公开了第一MTJ元件(401)和第二MTJ元件(402)通过中间层(403)串联连接,形成了一个完整的存储单元(ME)。然而,对比文件未在图4或相应文字描述中明确示出或提及将这两个MTJ元件串联耦合的“存取晶体管”。但是,对比文件全文描述的是一个存储器阵列(メモリアレイ104),其由行解码器(103)和列解码器(108)选择(参见段落[2])。本领域技术人员公知,在MRAM阵列中,每个存储单元通常需要一个选择晶体管(即存取晶体管)来实现单元的选择性访问。尽管对比文件简化了单元示意图,仅展示了核心的MTJ堆叠结构,但结合其描述的阵列选择和访问操作,本领域技术人员能够合理推断出,为了实现图1所示的阵列寻址,每个存储单元(ME)必然包含一个用于选择的存取晶体管,该晶体管串联在MTJ堆叠与位线或源线之间,实质上起到了耦合两个MTJ元件至读写电路的作用。因此,对比文件隐含公开了该特征。
**技术特征D**:,其中所述存取晶体管的栅极耦合至字线,<br>**隐含公开**对比文件说明书[2]:“行デコーダ103は、入出力インターフェイス回路102を介して、中央処理装置101から行アドレスを入力し、複数の行デコード線のうちの1本の行デコード線を選択する。”对比文件公开了行解码器(103)选择“行デコード線”(行解码线)(参见段落[2])。在存储器领域,“行デコード線”即对应于通常所说的“字线”(Word Line)。虽然对比文件未明确描述存取晶体管的栅极连接至该行解码线,但基于对技术特征C的推理(即存在存取晶体管),并结合存储器阵列的基本工作原理——通过字线信号控制存取晶体管的通断以选择一行存储单元,本领域技术人员能够毫无疑义地推导出,所述存取晶体管的栅极必然耦合至字线(行解码线)。因此,对比文件隐含公开了该特征。
**技术特征E**:其中所述第一MTJ元件、所述第二MTJ元件和所述存取晶体管形成多位自旋转移矩磁阻随机存取存储器(STT-MRAM)存储器单元<br>**隐含公开**对比文件说明书[2]:“メモリ装置は、多値の磁気抵抗メモリ(MRAM)である。”;<br>说明书[2]:“メモリ素子MEは、中間層403を第1の磁気抵抗素子(MTJ1)401と第2の磁気抵抗素子(MTJ2)402とで挟んだ構造を有する。”;<br>说明书[2]引用非专利文献1:“A Multi-Level-Cell Spin-Transfer Torque Memory with Series-Stacked Magnetotunnel Junctions”。对比文件明确其存储器为“多値の磁気抵抗メモリ(MRAM)”,并且其存储单元(ME)由两个串联的磁阻元件(MTJ)构成,能够存储四个电阻状态(即两位数据)(参见段落[2], [2])。对比文件引用的非专利文献1明确涉及“Spin-Transfer Torque Memory”,即STT-MRAM。虽然对比文件本身未明确其MTJ元件是否为STT型,但其背景技术引用STT-MRAM文献,且其描述的通过电流改变磁化方向(图3)的写入机制与STT-MRAM的工作原理相符。本领域技术人员阅读对比文件后,能够合理推断该多值MRAM可以采用STT-MRAM技术实现。结合前文对特征A、B、C、D的隐含公开判断,对比文件隐含公开了由第一MTJ元件、第二MTJ元件及存取晶体管形成的多位STT-MRAM存储器单元。
**技术特征F**:以及被配置成将所述STT-MRAM存储器单元的感测出的值与第二值进行比较的电路系统,所述第二值基于所述感测出的值与第一值的比较,<br>**直接公开**对比文件说明书[2]:“比較判定回路107は、選択されたメモリ素子MEから抵抗状態を読み出し、データ判定を行い…”;<br>说明书[2]描述了图7的读取流程:比较R1和R2(步骤S706),根据比较结果,选择将R2与ref1比较(步骤S708)或与ref2比较(步骤S711)。对比文件明确公开了“比較判定回路107”(比较判定电路),其功能包括读取存储单元的电阻状态并进行数据判定(参见段落[2])。在具体读取方法(图7流程)中,电路首先感测存储单元的初始电阻值R1(步骤S702),然后改变其中一个MTJ状态后再次感测电阻值R2(步骤S705)。接着,电路执行第一次比较:比较R1和R2(步骤S706)。基于这次比较的结果(R1与R2是否大致相同),电路选择进行第二次比较:要么将R2与第一参考值ref1比较(步骤S708),要么将R2与第二参考值ref2比较(步骤S711)。这完全公开了“将感测出的值(R2)与第二值(ref1或ref2)进行比较,所述第二值基于感测出的值(R2)与第一值(R1)的比较结果来选择”的电路系统和操作逻辑。因此,该技术特征被对比文件直接公开。
**技术特征G**:其中所述第一值是与所述第二MTJ元件相关联的第一参考电平,<br>**隐含公开**对比文件说明书[2]:步骤S708中,“比較判定回路107は、第1のリファレンスメモリ素子106aから第1のリファレンス抵抗値ref1を読み出し、抵抗値R2及び第1のリファレンス抵抗値ref1を比較する。”在对比文件的读取流程中,当第一次比较(R1 vs R2)表明两个MTJ元件的状态组合属于某一类后,会使用特定的参考值进行第二次比较。具体地,在步骤S708中,使用的第一参考值ref1来自于“第1のリファレンスメモリ素子106a”。根据对比文件图6及描述,ref1的分布(611)与存储单元状态“L/H”(即第一MTJ低阻、第二MTJ高阻)的分布(602)相同。这意味着ref1在数值上对应于“第二MTJ元件为高阻状态”时存储单元的总电阻参考水平。因此,虽然ref1是用于整个单元比较的参考电平,但其数值特性与第二MTJ元件的高阻状态相关联。本领域技术人员可以理解,在串联多MTJ单元中,每个参考电平的设定必然与各个MTJ元件的状态组合相关。因此,对比文件隐含公开了第一参考电平与第二MTJ元件相关联。
**技术特征H**:并且所述第二值是与所述第二MTJ元件相关联的第二参考电平,<br>**隐含公开**对比文件说明书[2]:步骤S711中,“比較判定回路107は、第2のリファレンスメモリ素子106bから第2のリファレンス抵抗値ref2を読み出し、抵抗値R2及び第2のリファレンス抵抗値ref2を比較する。”与特征G同理,在步骤S711中使用的第二参考值ref2来自于“第2のリファレンスメモリ素子106b”。根据对比文件图6,ref2的分布(612)与存储单元状态“H/L”(即第一MTJ高阻、第二MTJ低阻)的分布(603)相同。这意味着ref2在数值上对应于“第二MTJ元件为低阻状态”时存储单元的总电阻参考水平。因此,第二参考电平ref2的数值特性与第二MTJ元件的低阻状态相关联。对比文件隐含公开了第二参考电平与第二MTJ元件相关联。
**技术特征I**:以及其中所述第一参考电平和所述第二参考电平是从平均参考电平值推导的<br>**未公开**对比文件说明书[2]:“リファレンスメモリ106は、第1のリファレンスメモリ素子106a及び第2のリファレンスメモリ素子106bを有する。 第1のリファレンスメモリ素子106aは、第1の抵抗値ref1を記憶する。 第2のリファレンスメモリ素子106bは、第2の抵抗値ref2を記憶する。”对比文件明确公开了其参考值(ref1和ref2)直接来自物理上存在的、具有特定电阻状态的参考存储单元(106a, 106b)(参见段落[2])。目标专利说明书[0047]描述参考电平可以从“平均参考电平值”推导,该平均值可通过初始化设备确定或由其他MTJ结构确定。这是一种生成或校准参考值的具体方法。对比文件完全没有提及通过计算平均值来推导参考电平,也未提及“初始化设备”或使用其他MTJ结构来确定平均参考值。因此,该技术特征未被对比文件公开。
**技术特征J**:,所述平均参考电平值从初始化设备确定或者由其它MTJ结构确定。<br>**未公开**无相关描述。如特征I所述,对比文件未提及“平均参考电平值”、“初始化设备”或“由其它MTJ结构确定”参考值的方法。其参考值直接来源于固定的参考存储单元。因此,该技术特征未被对比文件公开。
**技术特征K**:其特征在于,进一步包括,耦合至所述第一MTJ元件的位线以及耦合至所述第二MTJ元件的源线,其中所述电路系统被进一步配置成基于所述感测出的值与所述第二值的关系来确定所述第二MTJ元件的电阻状态。<br>**隐含公开**对比文件图2、4显示了磁阻元件的上部电极(221)和下部电极(222),这些电极在阵列中会分别连接至位线和源线/地线。说明书[2]描述了通过比较判定电路(107)根据比较结果(如步骤S708、S710、S711、S713)最终判定存储单元的电阻状态,而该状态由两个MTJ元件的状态组合决定。对比文件虽未明确画出“位线”和“源线”的标签,但其MTJ元件具有上、下电极(221, 222),这些电极在存储器阵列中必然分别连接至用于读写操作的位线(BL)和源线(SL)或等效的接地线。这是本领域公知的连接方式。关于电路系统的功能,如特征F所述,对比文件的比较判定电路(107)通过执行一系列比较(R1 vs R2, R2 vs ref1/ref2),最终确定存储单元(ME)的电阻状态,即“L/L”、“L/H”、“H/L”、“H/H”中的一种(参见步骤S709, S710, S712, S713)。由于存储单元的状态是两位,由第一MTJ元件和第二MTJ元件的状态共同决定,因此,在电路判定出整个单元的两位状态时,实质上也就确定了第二MTJ元件的电阻状态(是“L”还是“H”)。因此,对比文件隐含公开了该特征。
**技术特征L**:其特征在于,所述存取晶体管被配置成响应于字线信号而将所述第一MTJ元件耦合至所述第二MTJ元件。<br>**隐含公开**对比文件说明书[2]:“行デコーダ103は…複数の行デコード線のうちの1本の行デコード線を選択する。”如特征D所述,对比文件公开了行解码线(字线)的选择。结合对特征C的推理(存在存取晶体管),本领域技术人员能够直接且毫无疑义地理解,所述存取晶体管被配置为响应于其所连接的字线(行解码线)上的选择信号而导通,从而将串联的MTJ元件耦合至位线和源线之间,形成读写通路。因此,对比文件隐含公开了该特征。
**技术特征M**:其特征在于,所述存取晶体管是n型金属氧化物半导体(NMOS)晶体管。<br>**未公开**无相关描述。对比文件全文未提及存取晶体管的具体类型(NMOS或PMOS)。这是晶体管选择的常规设计选项,但对比文件本身未公开此具体类型。因此,该技术特征未被对比文件公开。
**技术特征N**:其特征在于,所述存取晶体管是p型金属氧化物半导体(PMOS)晶体管。<br>**未公开**无相关描述。同上,对比文件未提及存取晶体管为PMOS晶体管。因此,该技术特征未被对比文件公开。
**技术特征O**:其特征在于,所述第一MTJ元件具有第一数据保持时间,并且所述第二MTJ元件具有比所述第一数据保持时间长的第二数据保持时间。<br>**未公开**无相关描述。目标专利说明书[0036]提到,基于大小差异,第二MTJ元件可具有比第一MTJ元件更大的数据保持参数(能量势垒Eb),从而具有更长的数据保持时间。对比文件虽然通过改变隧道层厚度使两个MTJ元件电阻不同,但并未提及或暗示与“数据保持时间”相关的任何特性或差异。数据保持时间是MTJ存储器的另一个重要参数,但对比文件未涉及此内容。因此,该技术特征未被对比文件公开。
**技术特征P**:其特征在于,所述第一MTJ元件具有第一大小,并且所述第二MTJ元件具有大于所述第一大小的两倍的第二大小。<br>**未公开**对比文件说明书[2]:“抵抗値を変える方法としては、トンネル絶縁膜202の厚さを変えるのが一番効果的であり、大きな抵抗ふり幅が確保できる。”目标专利说明书[0030]-[0031]明确指出,第一和第二MTJ元件具有不同的大小(尺寸),且第二MTJ元件的大小大于第一MTJ元件大小的两倍,这是实现其不同读取余裕等操作参数的一种具体物理配置。对比文件为了实现不同的电阻值(读取余裕),明确教导的方法是改变隧道绝缘层(202)的厚度,而非改变MTJ元件的整体尺寸(如长度、宽度、高度)。虽然本领域技术人员知道尺寸也会影响电阻等参数,但对比文件并未给出通过使一个MTJ元件尺寸大于另一个的两倍来实现技术效果的教导或启示。因此,该具体的大小倍数关系未被对比文件公开。
**技术特征Q**:其特征在于,所述第二MTJ元件与由所述第一值指示的第一参考电平和由所述第二值指示的第二参考电平相关联,并且其中所述第一MTJ元件与一个参考电平相关联。<br>**未公开**对比文件说明书[2]:参考值ref1和ref2分别对应于存储单元状态“L/H”和“H/L”的分布。如特征G、H所述,对比文件中的参考值ref1和ref2分别与包含“第二MTJ为高阻”和“第二MTJ为低阻”的单元状态整体相关联。然而,目标专利权利要求Q限定了“所述第一MTJ元件与一个参考电平相关联”。在目标专利的上下文中(参见图5A及说明书[0091]),这指的是在读取方案中,第一MTJ元件有自己单独的一个参考电平(Ref 509)。对比文件的读取方案中,并未为第一MTJ元件设定一个独立于第二MTJ元件的、用于单独判定其状态的参考电平。其参考值都是用于判定包含两个MTJ状态的组合状态。因此,该技术特征未被对比文件公开。
**技术特征R**:其特征在于,进一步包括其中集成有所述第一MTJ元件、所述第二MTJ元件和所述存取晶体管的装置,所述装置选自移动电话、平板设备、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。<br>**未公开**无相关描述。对比文件描述的是一个通用的“存储器装置”,并未具体限定该存储器被集成到或应用于任何特定的终端设备或装置中,如移动电话、计算机等。因此,该具体的应用装置类型未被对比文件公开。

<<<F>>><<<a>>><<<b>>><<<c>>><<<d>>><<<e>>><<<g>>><<<h>>><<<k>>><<<l>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE