**对比文件名称：** 2009-04-28_发明授权_US07525173B2 Layout structure of MOS transistors on an active region
**目标专利名称：** 171缩放布局设计中将虚栅极接地CN105981157B
**本次调用的模型名称：** 专利创造性评估模型
**特征比对表格：**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A. 半导体器件有源区中的虚栅极**《直接公开》 | 图10及对应描述：“dummy gate poly patterns 30, 31, 32 and 33... are formed as patterns which equal the patterns of the gate poly patterns 2, 4, 6, 8 and 10 of transistors used in actual operations, in parallel on one common active region AC1... Transistors DP1-DP4 do not contribute to operation of the circuit.”（虚设栅极多晶图案30、31、32和33……被形成为与实际操作中使用的晶体管的栅极多晶图案2、4、6、8和10相同的图案，在一个公共的有源区域AC1上平行排列……晶体管DP1-DP4不参与电路操作。） | 对比文件明确公开了在公共有源区(AC1)上形成的“dummy gate poly patterns”（虚设栅极图案），这些栅极图案与功能栅极图案平行排列，但本身不参与电路操作。这与目标专利中“用于控制器件”的“虚栅极”概念一致，均为非功能性、需要被特殊处理的栅极结构。因此，该技术特征被对比文件直接公开。 |
| **B. 毗邻于所述虚栅极的第一有源触点**《直接公开》 | 图10及对应描述：“three patterns of a generally square shape shown between each gate poly pattern within the active region of FIG. 10 indicate contact, such as a tungsten contact.”（图10中有源区域内每个栅极多晶图案之间显示的三个大致方形的图案表示接触，例如钨接触。）结合图10可见，这些接触（例如在源/漏区域1， 3， 5， 7上的接触）与虚设栅极图案30， 31， 32， 33相邻。 | 对比文件的图10明确示出了在有源区(AC1)上的源/漏区域上形成的接触（Contact），这些接触用于实现电连接，其作用等同于目标专利中的“有源触点”（如MD1触点）。图中清晰显示这些接触与虚设栅极图案相邻。因此，该技术特征被对比文件直接公开。 |
| **C. 所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口**《隐含公开》 | 图10及图11示出了在基板及栅极结构上方的层结构，但未明确描述“电介质层”及其上的“开口”。然而，对比文件描述了接触（如钨接触）的形成。[0011]段：“a shallow trench may be formed between devices to isolate semiconductor devices, and an insulation layer such as an oxide layer is filled within the formed shallow trench to obtain a desired isolation effect.”（可以在器件之间形成浅沟槽以隔离半导体器件，并且诸如氧化层的绝缘层被填充在形成的浅沟槽内以获得所需的隔离效果。） | 在半导体制造工艺中，为了形成与下层（如源/漏区）的电连接，必然需要在覆盖器件上方的层间电介质（ILD）中蚀刻出开口，然后填充导电材料以形成接触或通孔。这是本领域的公知常识。对比文件公开了接触的存在（技术特征B），并且提到了绝缘层（如氧化层）用于隔离。本领域技术人员可以毫无疑义地推断，为了形成这些接触，必然存在覆盖虚栅极和有源触点的电介质层，并且在该电介质层中形成了用于容纳接触的开口。因此，该技术特征被对比文件隐含公开。 |
| **D. 沉积于所述开口的侧壁上的第一隔离层**《未公开》 | 未发现相关描述。 | 对比文件完全没有提及在用于形成接触或通孔的开口侧壁上沉积隔离层（spacer或liner）。其隔离主要依赖浅沟槽隔离（STI）和虚设栅极本身的绝缘功能（当偏置时）。目标专利中侧壁上的“第一隔离层”（如内衬1200）是实现“第一堆叠式触点”与“虚栅极”电隔离的关键结构，该特征未被对比文件公开或暗示。 |
| **E. 形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点**《隐含公开》 | 图10及对应描述：“three patterns of a generally square shape shown between each gate poly pattern within the active region of FIG. 10 indicate contact, such as a tungsten contact.”（图10中有源区域内每个栅极多晶图案之间显示的三个大致方形的图案表示接触，例如钨接触。） | 对比文件公开了与有源区（源/漏区）电连接的“接触”（contact）。虽然对比文件没有明确使用“堆叠式触点”这一术语，也未描述其具体的多层堆叠结构，但本领域技术人员知晓，在先进的半导体工艺中，为了连接不同层级的互连，接触结构往往具有堆叠特性（例如，连接扩散区与第一金属层的MD接触）。对比文件中的“钨接触”电耦合至有源区，其作用与目标专利中“电耦合至所述第一有源触点”的“第一堆叠式触点”相同。因此，可以合理推断对比文件隐含公开了该技术特征。 |
| **F. 沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离**《未公开》 | 未发现相关描述。 | 对比文件完全没有提及在接触（相当于堆叠式触点）表面沉积“盖层”（如目标专利中的内衬1600），也未描述通过侧壁隔离层将堆叠式触点与虚栅极隔离的具体结构。该技术特征是目标专利中实现特定隔离和连接方案的关键，未被对比文件公开。 |
| **G. 以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地**《未公开》 | 未发现相关描述。对比文件[0052]段提到：“if the first group are N-type MOS transistors, a ground voltage may be applied to gate poly thereof.”（如果第一组是N型MOS晶体管，则可以将接地电压施加到其栅极多晶硅上。）但这仅是一种可能的偏置电压施加方式，并未公开通过一个通孔同时连接堆叠式触点和虚栅极以实现接地的具体三维结构。 | 对比文件未公开“第一通孔”这一元件，更没有公开该通孔“穿过电介质层”、“落在虚栅极上”、“通过盖层落在堆叠式触点表面”并将两者电耦合以实现“虚栅极接地”的复杂结构和技术方案。目标专利的该特征是实现其发明目的（在缩放布局中高效接地）的核心手段，对比文件完全未涉及。 |
| **H. 其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐**《未公开》 | 未发现相关描述。 | 对比文件未提及“栅极触点”（如目标专利中的MP触点）这一中间结构，也未描述其具有侧壁隔离层以及与有源触点、堆叠式触点“自对齐”的精密布局关系。该特征是目标专利具体实施例中的详细构型，未被对比文件公开。 |
| **I. 其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点**《直接公开》 | 图10中，在虚设栅极图案30， 31， 32， 33周围分布有多个源/漏区域（如1， 3， 5， 7）及其上的接触。任何一个虚设栅极图案都毗邻多个有源触点。例如，虚设栅极31毗邻与源/漏区1和3连接的触点。 | 对比文件的图10清晰显示，在公共有源区AC1上，除了与某个虚设栅极相邻的一个有源触点（第一有源触点）外，还存在其他有源触点。这些其他有源触点同样毗邻虚设栅极。因此，“毗邻于所述虚栅极的第二有源触点”这一特征被对比文件直接公开。 |
| **J. 以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离**《未公开》 | 未发现相关描述。 | 对比文件虽然公开了多个有源触点和接触，但完全没有描述“相邻的堆叠式触点”与“第一通孔”之间“自对齐”以实现“电隔离”的布局关系。该特征是目标专利中确保相邻器件间隔离的特定设计，未被对比文件公开。 |
| **K. 其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离**《未公开》 | 未发现相关描述。 | 该技术特征涉及通孔、栅极触点、隔离层和有源触点之间非常具体的几何位置关系和电隔离功能。对比文件完全没有公开这些元件，更未描述它们之间如此精细的自对齐和交叠隔离关系。 |
| **L. 其特征在于，进一步包括：有源栅极**《直接公开》 | 图10及对应描述：“gate poly patterns 2, 4, 6, 8 and 10 of the P-type MOS transistors PM1-PM5”。（P型MOS晶体管PM1-PM5的栅极多晶图案2， 4， 6， 8和10。） | 对比文件明确公开了用于实际电路操作的晶体管（PM1-PM5）的栅极，即“有源栅极”。这与目标专利中的“有源栅极”概念完全一致。因此，该技术特征被直接公开。 |
| **M. 毗邻于所述有源栅极的第二有源触点**《直接公开》 | 图10中，有源栅极（如栅极图案2， 4等）两侧均有源/漏区域（如1， 3等）及其上的接触。 | 如图10所示，每个有源栅极都毗邻着与其连接的源/漏区上的接触（即有源触点）。因此，“毗邻于所述有源栅极的第二有源触点”这一特征被对比文件直接公开。此处“第二”仅用于区分，其物理实质与特征B中的“第一有源触点”相同。 |
| **N. 第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层**《未公开》 | 未发现相关描述。 | 对比文件公开了与有源区电连接的接触，但未描述这些接触具有“侧壁上的隔离层”以用于与相邻有源栅极电隔离。该特征未被公开。 |
| **O. 以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔**《未公开》 | 未发现相关描述。 | 对比文件未提及“第二通孔”，也未描述通孔与堆叠式触点“自对齐”的关系。该特征未被公开。 |
| **P. 其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中**《未公开》 | 未发现相关描述。 | 对比文件主要涉及半导体存储器件的内部结构布局，并未提及将该器件集成到任何具体的终端产品中。该应用领域特征未被公开。 |
<<<A>>><<<B>>><<<I>>><<<L>>><<<M>>><<<c>>><<<e>>>