对比文件的名称：2012-04-26_发明申请_US20120098073A1 Semiconductor Device
目标专利的名称：171缩放布局设计中将虚栅极接地CN105981157B
本次调用的模型名称：gpt-4o
以下是根据目标专利权利要求的技术特征划分，与对比文件US20120098073A1进行比对的分析表格。
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：半导体器件有源区中的虚栅极 《直接公开》 | [0022] “a second gate electrode 130 may be disposed directly on each of the device isolation regions 101 without the gate insulting film 105 interposed therebetween.” 中文译文：第二栅极电极130可以直接布置在每个器件隔离区域101上，其间没有栅极绝缘膜105。 | 目标专利中的“虚栅极”指形成在隔离区（如STI）上、不构成有效晶体管的栅极，用于控制器件或需要被接地以防止浮动（见目标专利说明书[0046]）。对比文件中的第二栅极电极130明确形成在器件隔离区域101上且没有栅极绝缘膜，这符合本领域对“虚栅极”或“伪栅极”的常规定义。因此，本领域技术人员能毫无疑义地确定对比文件公开了半导体器件有源区中的虚栅极。 |
| **技术特征B**：毗邻于所述虚栅极的第一有源触点 《未公开》 | [0026] “Impurity regions doped with impurities are formed in a region of the substrate 100 between two adjacent ones of the device isolation regions 101.” 中文译文：掺杂杂质的杂质区域形成在衬底100中两个相邻器件隔离区域101之间的区域。 | 目标专利中“毗邻于所述虚栅极的第一有源触点”特指与虚栅极相邻布置的有源区触点（如MD1触点），用于后续与虚栅极实现电连接以实现接地（见说明书[0008], [0050]）。对比文件虽然公开了形成在有源区（102）中的杂质区域（106, 109），但未描述该杂质区域或由其形成的触点与位于隔离区上的第二栅极电极130在空间上“毗邻”的布局关系。该特征是实现紧凑型栅极接地结构的关键前提，对比文件未公开此特定位置关系。 |
| **技术特征C**：所述虚栅极和所述第一有源触点上的电介质层，所述电介质层上形成有开口 《未公开》 | [0027] “A liner insulating film 112 and a first interlayer insulating film 113 are disposed on the substrate 100 having the first and second gate electrodes 129 and 130.” 中文译文：衬垫绝缘膜112和第一层间绝缘膜113布置在具有第一和第二栅极电极129和130的衬底100上。 [0033] “A second interlayer insulating film 118, an etch-stop film 119, and a metal interlayer insulating film 120 are sequentially disposed on the first interlayer insulating film 113 having the first sub contact plug 117.” 中文译文：第二层间绝缘膜118、蚀刻停止膜119和金属层间绝缘膜120顺序地布置在具有第一子接触插塞117的第一层间绝缘膜113上。 | 目标专利中该电介质层（如图中1002）及其上的开口（如图中1100）是用于形成堆叠式触点的关键结构，该开口暴露下方的有源触点（见说明书[0061]）。对比文件公开了在栅极和衬底上方存在多层绝缘膜（112, 113, 118, 120），也公开了在这些膜中形成接触孔（115, 123, 124）。然而，对比文件的接触孔115用于连接有源区，接触孔124用于连接栅极，它们彼此独立形成，并未公开一个覆盖在虚栅极和有源触点两者之上的、统一的电介质层，以及在该层上形成一个同时为两者服务的开口。该特征是实现自对齐堆叠触点的结构基础，对比文件未公开。 |
| **技术特征D**：沉积于所述开口的侧壁上的第一隔离层 《未公开》 | [0030] “The first sub contact plug 117 includes a first barrier metal film 116 which is conformally formed along inner walls of the first contact hole 115...” 中文译文：第一子接触插塞117包括第一阻挡金属膜116，其沿着第一接触孔115的内壁共形形成... | 目标专利中的“第一隔离层”（如图中1200）沉积在开口侧壁上，其核心作用是将后续形成的第一堆叠式触点与虚栅极电隔离（见说明书[0063]）。对比文件公开了在接触孔内壁形成阻挡金属膜116、125，但其作用是作为扩散阻挡层和粘附层，以改善接触插塞的电气性能和可靠性（见说明书[0030], [0034]），并非用于将触点与相邻栅极进行有意的电隔离。两者的作用不同，且对比文件未公开该层具有电隔离功能。 |
| **技术特征E**：形成于所述开口中的第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点 《未公开》 | [0029] “a first contact plug 131 connects each of the heavily doped impurity regions 109 and a metal wiring layer 128, and a first sub contact plug 117 of the first contact plug 131 is formed in the first contact hole 115.” 中文译文：第一接触插塞131连接每个重掺杂杂质区域109和金属布线层128，并且第一接触插塞131的第一子接触插塞117形成在第一接触孔115中。 [0033] “A second sub contact plug 126 of the first contact plug 131 which connects each of the heavily doped impurity regions 109 and the metal wiring layer 128 is formed in the second contact hole 123.” 中文译文：第一接触插塞131的第二子接触插塞126形成在第二接触孔123中，其连接每个重掺杂杂质区域109和金属布线层128。 | 目标专利的“第一堆叠式触点”（如图中1310）是一个通过特定工艺形成的、具有侧壁隔离层的触点结构，它通过开口电耦合至第一有源触点（见说明书[0064]）。对比文件公开了由第一子接触插塞117和第二子接触插塞126堆叠构成的第一接触插塞131，其也电耦合至有源区（109）。然而，对比文件的堆叠接触插塞结构是为了解决高深宽比接触孔填充问题并降低接触电阻（见说明书[0004], [0031], [0034]），其结构、形成工艺和目的（降低电阻）与目标专利中用于实现自对齐隔离和栅极接地的“堆叠式触点”有本质区别。因此，对比文件未公开目标专利所定义的“第一堆叠式触点”。 |
| **技术特征F**：沉积于所述第一堆叠式触点的表面上与所述第一有源触点相对的盖层，侧壁上的所述第一隔离层将所述第一堆叠式触点与所述虚栅极电隔离 《未公开》 | 无对应内容。 | 目标专利中的“盖层”（如图中1600）沉积在堆叠式触点表面，与侧壁的第一隔离层（1200）共同作用，用于在后续通孔形成过程中提供选择性蚀刻停止或进一步的电隔离（见说明书[0066]-[0067]）。对比文件中完全没有提及在任何接触插塞的顶部表面沉积这样的盖层结构。该特征是目标专利工艺流程中的一个独特步骤，用于实现通孔与触点部分区域的电连接/隔离，对比文件未公开。 |
| **技术特征G**：以及穿过所述电介质层的第一通孔，所述第一通孔落在所述虚栅极上并通过所述盖层的一部分直接落在所述第一堆叠式触点的所述表面上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述虚栅极以使所述虚栅极接地。 《未公开》 | [0033] “A second contact plug 127 which connects the second gate electrode 130 and the metal wiring layer 128 is formed in the third contact hole 124.” 中文译文：第二接触插塞127形成在第三接触孔124中，其连接第二栅极电极130和金属布线层128。 | 目标专利的“第一通孔”（如图中2000）是一个关键元件，它同时落在虚栅极（或栅极触点）和第一堆叠式触点上，从而将有源触点和虚栅极电连接以实现接地（见说明书[0070]）。对比文件公开了连接第二栅极电极130和金属布线层128的第二接触插塞127，其作用是为栅极提供互连，而非将其与相邻有源触点连接以实现接地。对比文件的插塞127是独立的，并未延伸至或落在连接有源区的第一接触插塞131上，也未通过任何“盖层”有选择地连接。两者结构、连接对象和作用均不相同。 |
| **技术特征H**：其特征在于，进一步包括：直接耦合在所述虚栅极和所述第一通孔之间的栅极触点，所述栅极触点在侧壁上具有第二隔离层，所述栅极触点被自对齐到所述第一有源触点以及和所述第一堆叠式触点自对齐。 《部分直接公开，部分未公开》 | [0029] “a first contact plug 131... a first sub contact plug 117 of the first contact plug 131 is formed in the first contact hole 115.” (连接有源区) [0033] “A second contact plug 127 which connects the second gate electrode 130 and the metal wiring layer 128 is formed in the third contact hole 124.” (连接栅极) [0024] “each of the first and second gate electrodes 129 and 130 includes a polysilicon film 103 and a silicide film 111 formed on the polysilicon film 103.” 中文译文：第一和第二栅极电极129和130中的每一个包括多晶硅膜103和形成在多晶硅膜103上的硅化物膜111。 | 该特征包含多个子特征：1) **栅极触点**：对比文件中的“第二接触插塞127”直接耦合在第二栅极电极（虚栅极）和金属布线层128之间，其作用相当于一个栅极触点。**这一点被直接公开**。2) **侧壁上具有第二隔离层**：目标专利的“第二隔离层”（如图中600）用于将栅极触点与相邻有源触点隔离（见说明书[0056]）。对比文件未描述第二接触插塞127侧壁存在用于电隔离的隔离层。其接触孔内可能有阻挡金属膜，但作用并非专门用于与相邻触点隔离。**此子特征未公开**。3) **自对齐到第一有源触点及第一堆叠式触点**：目标专利的栅极触点通过内衬（600）工艺实现与有源触点和堆叠式触点的自对齐（见说明书[0059]）。对比文件未描述第二接触插塞127的形成与第一有源触点或第一接触插塞131之间存在任何自对齐关系。它们是分别通过独立的光刻和蚀刻步骤形成的（见说明书[0055], [0056], [0059]）。**此子特征未公开**。 |
| **技术特征I**：其特征在于，进一步包括：毗邻于所述虚栅极的第二有源触点 《隐含公开》 | [0022] “A region between every two adjacent ones of the device isolation regions 101 is defined as an active region 102.” [0026] “Impurity regions... are formed in a region of the substrate 100 between two adjacent ones of the device isolation regions 101. The impurity regions are formed on both sides of the first gate electrode 129...” 中文译文：每个相邻的两个器件隔离区域101之间的区域被定义为有源区102。杂质区域...形成在衬底100中两个相邻器件隔离区域101之间的区域。这些杂质区域形成在第一栅极电极129的两侧... | 目标专利中“第二有源触点”是与虚栅极相邻的另一个有源区触点（见说明书图22A中的112-4）。对比文件图1显示，在形成于隔离区上的第二栅极电极130附近，存在由有源区102和其内的杂质区域（109）定义的其他有源器件区域。本领域技术人员根据半导体器件常规布局（多个有源区被隔离区分隔，栅极跨越其上）可以合理推断，在虚栅极（第二栅极电极130）的另一侧或附近，必然存在其他有源区及其触点。因此，该特征被对比文件隐含公开。 |
| **技术特征J**：以及相邻的堆叠式触点，所述相邻的堆叠式触点电耦合至所述第二有源触点并和所述第二有源触点对齐，且和所述第一通孔自对齐，以将所述相邻的堆叠式触点与所述第一通孔电隔离。 《未公开》 | [0029] “a first contact plug 131 connects each of the heavily doped impurity regions 109 and a metal wiring layer 128...” 中文译文：第一接触插塞131连接每个重掺杂杂质区域109和金属布线层128... | 目标专利中“相邻的堆叠式触点”（如图22A中1320）与第二有源触点对齐，并通过自对齐工艺与第一通孔实现电隔离（见说明书[0074]）。对比文件公开了连接有源区（109）的接触插塞（131）。然而，首先，对比文件未定义该接触插塞为“堆叠式触点”（如特征E所述，结构不同）。其次，也是更关键的，对比文件完全没有描述任何接触插塞与连接栅极的接触插塞（127）之间存在“自对齐”关系以实现电隔离。目标专利的该特征是实现高密度布局中触点间隔离的关键，对比文件未公开。 |
| **技术特征K**：其特征在于，所述第一通孔和所述栅极触点自对齐，并且所述第一堆叠式触点的所述侧壁上的所述第一隔离层被安排成至少部分地与所述第一有源触点交叠，所述第一隔离层的交叠部分将所述第一堆叠式触点的一部分与所述第一通孔的一部分电隔离。 《未公开》 | 无对应内容。 | 该特征描述了目标专利中通孔、栅极触点、堆叠式触点及其隔离层之间精细的自对齐和交叠关系，以实现部分连接、部分隔离的复杂电学连接（见说明书[0076]）。这是目标专利缩放布局和自对齐工艺的核心体现。对比文件中完全不存在关于接触插塞侧壁隔离层与有源区“交叠”的安排，也不存在通孔与栅极触点“自对齐”的描述，更未提及利用隔离层交叠来实现触点与通孔之间部分电隔离的构思。因此，该特征未被公开。 |
| **技术特征L**：其特征在于，进一步包括：有源栅极 《直接公开》 | [0022] “a first gate electrode 129 may be disposed on the active region 102 of the substrate 100 with a gate insulating film 105 interposed therebetween.” 中文译文：第一栅极电极129可以布置在衬底100的有源区102上，其间插有栅极绝缘膜105。 | 目标专利的“有源栅极”指形成在有源区上、构成功能性晶体管（如FET）的栅极（见说明书[0046]）。对比文件中的第一栅极电极129明确形成在有源区102上，且具有栅极绝缘膜105，这完全符合“有源栅极”的定义。因此，本领域技术人员能毫无疑义地确定对比文件公开了有源栅极。 |
| **技术特征M**：毗邻于所述有源栅极的第二有源触点 《直接公开》 | [0026] “The impurity regions are formed on both sides of the first gate electrode 129 to face each other with respect to the first gate electrode 129.” 中文译文：杂质区域形成在第一栅极电极129的两侧，相对于第一栅极电极129彼此相对。 [0029] “a first contact plug 131 connects each of the heavily doped impurity regions 109 and a metal wiring layer 128...” 中文译文：第一接触插塞131连接每个重掺杂杂质区域109和金属布线层128... | 目标专利中“毗邻于有源栅极的第二有源触点”指与有源栅极相邻的有源区触点。对比文件明确记载，杂质区域（109）形成在第一栅极电极（有源栅极）129的两侧，并且第一接触插塞131电连接至这些杂质区域109。本领域技术人员可以毫无疑义地理解，电连接至这些杂质区域的触点（即第一接触插塞131的一部分）必然毗邻于有源栅极129。因此，该特征被直接公开。 |
| **技术特征N**：第二堆叠式触点，所述第二堆叠式触点被电耦合至所述第二有源触点且在侧壁上包括将所述第二堆叠式触点与所述有源栅极电隔离的第二隔离层 《未公开》 | [0029] “a first contact plug 131... a first sub contact plug 117 of the first contact plug 131 is formed in the first contact hole 115.” 中文译文：第一接触插塞131...其第一子接触插塞117形成在第一接触孔115中。 | 目标专利的“第二堆叠式触点”（如图22A中1330）是具有侧壁隔离层（1200）的特定结构，用于与有源栅极电隔离。对比文件公开了连接有源区（109）的第一接触插塞131。然而，如特征E所述，其“堆叠式”结构的目的和构成与目标专利不同。更重要的是，对比文件完全没有描述该接触插塞的侧壁存在任何用于将其与相邻有源栅极（129）进行电隔离的“第二隔离层”。第一接触插塞131与第一栅极129之间的隔离仅由层间绝缘膜（113, 118）的体材料实现，而非专门的侧壁隔离层。因此，该特征未被公开。 |
| **技术特征O**：以及电耦合至所述有源栅极且和所述第二堆叠式触点自对齐的第二通孔。 《未公开》 | [0033] “A second contact plug 127 which connects the second gate electrode 130 and the metal wiring layer 128 is formed in the third contact hole 124.” (连接的是虚栅极130，并非有源栅极129) | 目标专利的“第二通孔”（如图22A中2202）电耦合至有源栅极，并且与第二堆叠式触点自对齐。对比文件中，连接栅极的接触插塞（127）连接的是作为虚栅极的第二栅极电极130，而非有源栅极129。虽然可以预期连接有源栅极的接触结构也存在，但对比文件并未具体描述。更重要的是，对比文件完全没有提及任何接触插塞之间存在“自对齐”关系。因此，该特征未被公开。 |
| **技术特征P**：其特征在于，所述器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统PCS单元、便携式数据单元、和/或位置固定的数据单元中。 《未公开》 | 无对应内容。 | 该特征限定了器件的应用领域。对比文件的说明书全文仅涉及半导体器件本身的结构和制造方法，并未提及该器件具体被集成到任何终端产品或应用系统中。因此，该应用领域特征未被对比文件公开。 |
<<<A>>><<<H>>><<<L>>><<<M>>>