返回项目页面
对比文件列表
1997-06-20_None_发明专利_JPH09162527A Printed board for mounting bga thereon_+++A_B_F_O_m+++.docx
2026-03-10 16:02
1998-06-26_None_发明专利_JPH10173296A Manufacture of printed wiring board_+++A_B_F_M_N+++.docx
2026-03-10 16:02
1998-12-22_None_发明专利_JPH10340929A Wiring board for mounting electronic part_+++A_B_F_K_M_N_c_g+++.docx
2026-03-10 16:02
2000-03-03_JP2000068399A_发明专利_JP2000068399A Semiconductor device_+++A_B_C_D_F_M_N_O_g+++.docx
2026-03-10 16:02
2000-08-29_US6111309A_发明授权_US6111309A Semiconductor device_+++A_B_C_F_G+++.docx
2026-03-10 16:02
2002-09-27_JP2002280490A_发明专利_JP2002280490A Circuit board and its manufacturing method as well as semiconductor device using the same_+++A_F_G_c_o+++.docx
2026-03-10 16:02
2003-05-27_US6569604B_发明授权_US06569604B1 Blind via formation in a photoimageable dielectric material_+++A_C_F_O_b_d_g_k_m+++.docx
2026-03-10 16:02
2004-02-26_US2004036170A_发明申请_US20040036170A1 Double bumping of flexible substrate for first and second level interconnects_+++A_B_C_D_F_G_O+++.docx
2026-03-10 16:02
2009-07-02_US2009166396A_发明申请_US20090166396A1 MICROBALL ATTACHMENT USING SELF-ASSEMBLY FOR SUBSTRATE BUMPING_+++A_B_F_o+++.docx
2026-03-10 16:02
2010-04-27_US7704796B_发明授权_US07704796B2 Semiconductor device and method of forming recessed conductive vias in saw streets_+++A_B_F_O_g+++.docx
2026-03-10 16:03
2011-06-23_JP2011124382A_发明专利_JP2011124382A Printed wiring board, printed wiring board unit, and electronic device_+++A_B_F_M_N_o+++.docx
2026-03-10 16:03
2011-08-04_US2011186960A_发明申请_US20110186960A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_l+++.docx
2026-03-10 16:03
2011-08-04_US2011186998A_发明申请_US20110186998A1 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_c_d_f_g+++.docx
2026-03-10 16:03
2011-08-31_CN102169842A_发明公开_CN102169842A 用于凹陷的半导体基底的技术和配置_+++A_C_G_f_l+++.docx
2026-03-10 16:03
2011-11-16_TW201140768A_发明专利_TW201140768A 凹陷的半導體基底 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_F_G_L_O_c_d_p+++.docx
2026-03-10 16:03
2011-11-17_WO2011097089A_发明申请_WO2011097089A2 RECESSED SEMICONDUCTOR SUBSTRATES_+++A_B_L_O_f_g+++.docx
2026-03-10 16:03
2012-03-13_US8134242B_发明授权_US08134242B2 Integrated circuit package system with concave terminal_+++B_F_o+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx
2026-03-10 16:03
2013-01-31_US2013026609A_发明申请_US20130026609A1 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_c_g+++.docx
2026-03-10 16:03
2013-05-23_WO2013072775A_发明申请_WO2013072775A2 PACKAGE ASSEMBLY INCLUDING A SEMICONDUCTOR SUBSTRATE WITH STRESS RELIEF STRUCTURE_+++A_B_F_O_c_d_g_p+++.docx
2026-03-10 16:03
2013-06-01_TW201322418A_发明专利_TW201322418A 包括具有應力消除結構的半導體基板的封裝組裝_+++A_B_F_O_c_g+++.docx
2026-03-10 16:03
2014-05-08_US2014124961A_发明申请_US20140124961A1 TECHNIQUES AND CONFIGURATIONS FOR RECESSED SEMICONDUCTOR SUBSTRATES_+++A_F_G_L_b_c_o_p+++.docx
2026-03-10 16:03
未完成_+++A_E_I_b_c_d_f_g_k_o+++.docx
2026-03-10 16:03
2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底_+++A_B_F_G_L_O_c+++.docx

好的,作为一名专利创造性评估经验丰富的资深专利代理师,我将对目标专利与对比文件进行深度分析。

首先,我将明确本次分析的基础信息:

- **对比文件名称**:2012-09-19_CN102687255A_发明公开_CN102687255A 凹陷半导体衬底

- **目标专利名称**:具有无源器件的低剖型封装 CN106030782B

- **本次调用的模型名称**:DeepSeek

接下来,我将结合目标专利说明书,对权利要求的技术特征进行划分和解释,并与对比文件进行逐一比对。

**目标专利技术方案核心理解**:根据说明书,目标专利旨在解决现有上覆无源器件式封装(PoP)在减小封装高度时面临的基板易碎、嵌入式电感器电感下降、焊球可靠性降低等技术问题。其核心方案是在基板的第一表面设置凹陷以容纳互连(如焊球),从而在不减薄基板的前提下降低封装整体高度。基板中设有延伸穿过非凹陷部分的“第一穿基板通孔”,这些通孔可以通过基板第二表面的导体连接形成**嵌入式电感器**。基板第一表面的**重分布层**将容纳在凹陷中的互连电耦合至这些第一穿基板通孔。此外,方案还可包括毗邻第二表面的电容器和更短的“第二穿基板通孔”。该方案通过结构创新,在维持基板厚度(保障机械强度和电感器性能)和互连尺寸(保障可靠性)的同时,实现了封装高度的降低。

**对比文件技术方案核心理解**:对比文件公开了一种具有凹陷区域的半导体衬底,用于封装组件。其核心在于通过凹陷衬底表面形成局部减薄区域,以便于在该减薄区域中制作贯穿衬底的过孔(TSV),从而降低工艺难度和成本。该衬底上可设置重新分布层(RDL)、裸片、焊球等互连结构,并支持双面安装,以实现更薄或更集成的封装。

**特征比对分析**:基于以上理解,我将严格按照目标专利权利要求的划分,创建特征比对表格如下:

### 特征比对表格

技术特征描述及公开性判断对比文件原文引用公开性论述
**技术特征A《直接公开》**<br>包括:基板[0018] “封装组件100包括半导体衬底102”<br>[0019] “半导体衬底102包括第一表面A1和与第一表面A相对设置的第二表面A2。”对比文件明确公开了“半导体衬底102”,其具有第一表面和第二表面,这直接对应于目标专利中的“基板”。因此,技术特征A被对比文件直接公开。
**技术特征B《直接公开》**<br>在所述基板的第一表面中的第一凹陷[0020] “第一表面A1的部分相对于第一表面A1的其它部分被凹陷以形成半导体衬底102的凹陷区域104。”<br>(另见图1、图7等)对比文件明确教导了在衬底(即基板)的第一表面(A1)中形成凹陷区域(104),这直接对应于目标专利的“第一凹陷”。因此,技术特征B被对比文件直接公开。
**技术特征C《隐含公开》**<br>多个第一穿基板通孔,所述第一穿基板通孔延伸穿过所述基板的非凹陷部分,[0023] “一个或者多个过孔108形成于半导体衬底102的凹陷区域104中。”<br>[0021] “图1的半导体衬底102包括半导体衬底102的在凹陷区域104外部并且比凹陷区域104更厚的区域106(下文称为更厚区域106)。”对比文件明确公开了在“凹陷区域104”中形成过孔108。目标专利的“第一穿基板通孔”限定为“延伸穿过所述基板的非凹陷部分”。虽然对比文件的过孔形成于“凹陷区域”,但该“凹陷区域”是基板的一部分,其本质仍是“穿过基板”。本领域技术人员可以理解,为了形成穿过整个基板的电连接通路,过孔必然要穿过基板中未被完全去除材料的“非凹陷”实体部分(即图1中凹陷区域104下方至表面A2的部分)。尽管对比文件强调在“凹陷区域”形成是为了工艺便利(减薄后钻孔更容易),但过孔本身物理上穿过的基板区域,相对于未被凹陷的“更厚区域106”而言,可以视作一个局部的“非凹陷部分”(即凹陷区域104本身的基板实体)。因此,该特征被对比文件隐含公开。
**技术特征D《未公开》**<br>所述多个第一穿基板通孔中的每一者在所述第一表面中毗邻所述第一凹陷的区域中具有第一端[0023] “一个或者多个过孔108形成于半导体衬底102的凹陷区域104中。”<br>(结合附图1,过孔108的端部位于凹陷区域104的底部,即凹陷后的表面)目标专利的“第一端”位于“第一表面中毗邻所述第一凹陷的区域”,即通孔开口在凹陷区域之外、与凹陷区域相邻的未凹陷的平坦第一表面上(参见目标专利图2,通孔202a-d的顶端在表面208上,且不在凹陷214内)。对比文件中,过孔108形成于“凹陷区域104”中,其第一端必然位于凹陷区域104的底部(即凹陷后的表面),而非“毗邻凹陷的区域”。两者位置不同。对比文件未公开该特征。
**技术特征E《未公开》**<br>其中所述多个第一穿基板通孔中的一个通孔通过所述基板的相对第二表面上的导体与所述多个第一穿基板通孔中的另一通孔耦合以形成嵌入式电感器无相关记载对比文件全文仅描述了过孔108用于提供“电或者热通路”(见[0023]),以及通过重新分布层110进行电路由(见[0024]),从未提及或暗示将两个或更多穿基板通孔通过基板第二表面上的导体连接起来以形成“嵌入式电感器”这一特定无源器件结构。形成电感器是目标专利的核心发明点之一,对比文件未公开该特征。
**技术特征F《直接公开》**<br>所述器件的第一互连,所述第一互连被包括在所述第一凹陷内并且被耦合至所述第一凹陷[0033] “一个或者多个封装互连结构114(如比如一个或者多个焊球、金属杆或者凸块)可以形成于一个或者多个重新分布层110上”<br>[0006] 摘要:“凹陷第一表面的至少部分以形成半导体衬底的凹陷区域;在半导体衬底的凹陷区域中形成一个或者多个过孔...;以及将裸片耦合到半导体衬底”<br>(结合图7,封装互连结构114位于凹陷区域504内)对比文件公开了“封装互连结构114”(如焊球)可以形成于重新分布层110上。结合附图7明确显示,封装互连结构114位于凹陷区域504内。并且,由于互连结构形成/放置于凹陷区域,其必然与凹陷区域(的底部或侧壁)存在物理和/或电学上的耦合关系(例如通过焊盘或直接接触)。因此,技术特征F被对比文件直接公开。
**技术特征G《直接公开》**<br>以及在所述基板的第一表面上的重分布层,其中所述重分布层被配置成将所述第一互连电耦合至所述多个第一穿基板通孔之一。[0024] “一个或者多个重新分布层110可以形成于半导体衬底102的第一表面A1和/或第二表面A2上,以路由耦合到半导体衬底102的一个或者多个裸片112的电信号。例如一个或者多个重新分布层110可以提供在一个或者多个裸片112与一个或者多个过孔108之间以及在一个或者多个过孔108与一个或者多个封装互连结构114之间的电路由。”对比文件明确公开了在基板第一表面(A1)上形成“重新分布层110”(即重分布层),其功能是路由电信号,包括在封装互连结构114(第一互连)与过孔108(穿基板通孔)之间提供电连接。这与目标专利中重分布层“将第一互连电耦合至所述多个第一穿基板通孔之一”的作用完全相同。因此,技术特征G被对比文件直接公开。
**技术特征H《未公开》**<br>其特征在于,进一步包括:电容器,所述电容器毗邻所述基板的对向的第二表面,其中第二穿基板通孔电耦合至所述电容器。无相关记载对比文件未提及在基板第二表面上设置电容器,也未提及有专门电耦合至电容器的“第二穿基板通孔”。该特征未被公开。
**技术特征I《未公开》**<br>其特征在于,所述嵌入式电感器包括至少两个所述多个第一穿基板通孔。无相关记载由于对比文件未公开“嵌入式电感器”(特征E),因此该进一步限定的特征自然也未被公开。
**技术特征J《未公开》**<br>其特征在于,所述嵌入式电感器包括多个嵌入式电感器。无相关记载由于对比文件未公开“嵌入式电感器”(特征E),因此该进一步限定的特征自然也未被公开。
**技术特征K《未公开》**<br>其特征在于,所述基板包括玻璃基板,并且其中所述第一互连包括焊球。[0018] “半导体衬底102,该半导体衬底是基本上包括半导体材料(如例如硅(Si))的衬底或者中介片。”<br>[0033] “一个或者多个封装互连结构114(如比如一个或者多个焊球...)”对比文件明确限定其基板为“半导体衬底”,例如硅,并非目标专利所限定的“玻璃基板”。尽管第一互连“包括焊球”被公开,但基板材料的限定不同。因此,技术特征K作为一个整体(玻璃基板+焊球)未被对比文件公开。
**技术特征L《直接公开》**<br>其特征在于,所述基板包括半导体基板,并且其中所述第一互连包括金属柱。[0018] “半导体衬底102,该半导体衬底是基本上包括半导体材料(如例如硅(Si))的衬底或者中介片。”<br>[0030] “一个或者多个凸块111...一个或者多个凸块111包括铅、金、锡、铜或者无铅材料或者其组合。...可以使用凸块(bumping)工艺(如比如受控塌陷芯片连接(C4)工艺、**柱形凸块**或者其它适当工艺)来形成。”对比文件明确公开了基板是“半导体衬底”(如硅),即半导体基板。同时,对比文件公开了“凸块111”,并明确其可通过“柱形凸块”工艺形成,且材料包括金属。本领域技术人员知晓,“柱形凸块”即通常所说的“金属柱”(如铜柱)。因此,技术特征L(半导体基板+金属柱互连)被对比文件直接公开。
**技术特征M《未公开》**<br>其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。[0018] “半导体衬底102,该半导体衬底是基本上包括半导体材料(如例如硅(Si))的衬底或者中介片。”<br>[0022] “通过使用半导体制作技术,半导体衬底102可以包括比其它类型的衬底(比如**层叠(例如有机)衬底**)更小的特征。”对比文件明确将其基板与“有机衬底”区分开,强调其使用的是半导体衬底(如硅),而不是有机基板。因此,技术特征M(有机基板+焊球)未被公开。
**技术特征N《未公开》**<br>其特征在于,所述基板包括有机基板,并且其中所述第一互连包括焊球。同上同特征M,未被公开。
**技术特征O《直接公开》**<br>其特征在于,进一步包括:在所述基板的第一表面中的第二凹陷[0038] “封装组件500具有形成于半导体衬底102的第一表面A1中的凹陷区域104(该区域为第一凹陷区域)和至少另一凹陷区域504(该区域为第二凹陷区域)。” (另见图5)对比文件明确公开了在基板第一表面(A1)上可以形成多个凹陷区域,例如“第一凹陷区域104”和“第二凹陷区域504”。这直接对应于目标专利的“第二凹陷”。因此,技术特征O被直接公开。
**技术特征P《未公开》**<br>以及所述器件的第二互连,所述第二互连被包括在所述第二凹陷内并且被耦合至所述第二凹陷,其中所述第二互连包括仅具有关于将所述器件紧固到电路板的机械功能的焊球。[0033] “一个或者多个封装互连结构114(如比如一个或者多个焊球...)...以进一步路由一个或者多个裸片112的电信号。”<br>(结合图7,凹陷区域504中的互连结构114)对比文件公开了在凹陷区域(如504)中设置焊球等互连结构(114),但其作用描述为“路由电信号”或与其它电子设备电连接,并未提及存在“仅具有机械功能”的焊球。目标专利明确限定了该第二互连“仅具有机械功能”,这是一个特定的用途限定。对比文件未公开该用途限定。

**结论**:

根据上述比对分析,对比文件直接公开了技术特征A、B、F、G、L、O;隐含公开了技术特征C;未公开技术特征D、E、H、I、J、K、M、N、P。

根据输出格式要求,在回答的结尾插入相应的代码:

<<<A>>><<<B>>><<<F>>><<<G>>><<<L>>><<<O>>>

<<<c>>>

权利要求与技术特征
Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE