返回项目页面
对比文件列表
2003-07-11_JP2003197878A_发明专利_JP2003197878A Memory semiconductor device and its manufacturing method_+++g_h+++.docx
2026-03-19 23:39
2007-03-01_US2007045773A_发明申请_US20070045773A1 Integrated electronic device and method of making the same_+++H+++.docx
2026-03-19 23:39
2007-03-15_JP2007067236A_发明专利_JP2007067236A Integrated-type electronic part and manufacturing method for integrated- type electronic part_+++F_G_H_a_b_d+++.docx
2026-03-19 23:39
2007-06-25_KR1020070065769A_发明公开_KR1020070065769A 박막 캐패시터 및 그 제조 방법, 전자 장치 및 회로 기판_+++G_H_a+++.docx
2026-03-19 23:39
2007-06-27_CN1988083A_发明公开_CN1988083A 薄膜电容器及其制造方法、电子器件和电路板_+++G_a_c_h+++.docx
2026-03-19 23:39
2007-07-05_JP2007173386A_发明专利_JP2007173386A Thin-film capacitor, manufacturing method thereof, electronic equipment, and circuit board_+++A_B_G_d_e_h+++.docx
2026-03-19 23:39
2007-07-05_JP2007173437A_发明专利_JP2007173437A Electronic component_+++G_h+++.docx
2026-03-19 23:39
2007-07-12_US2007158848A_发明申请_US20070158848A1 Electronic component_+++B_G_H_a+++.docx
2026-03-19 23:39
2007-09-06_DE102006013812A_发明专利_DE102006013812A1 Thin film capacitor and method of making the same, electronic device and printed circuit board_+++H_g+++.docx
2026-03-19 23:39
2008-01-10_JP2008004734A_发明专利_JP2008004734A Integrated passive element, and multi-layer wiring substrate incorporating the same_+++A_G_b_c_d_h+++.docx
2026-03-19 23:39
2010-12-02_US2010301452A_发明申请_US20100301452A1 Integrated nano-farad capacitors and method of formation_+++B_G_h+++.docx
2026-03-19 23:39
2010-12-07_US7847402B_发明授权_US07847402B2 BEOL interconnect structures with improved resistance to stress_+++B_h+++.docx
2026-03-19 23:39
2011-07-12_US7977201B_发明授权_US07977201B2 Methods for forming back-end-of-line resistive semiconductor structures_+++a_b_h+++.docx
2026-03-19 23:39
2011-09-01_WO2011104775A_发明申请_WO2011104775A1 半導体装置_+++A_G_H_b_f+++.docx
2026-03-19 23:39
2011-09-08_JP2011176057A_发明专利_JP2011176057A Semiconductor device_+++A_F_G_H_b_c_d_e+++.docx
2026-03-19 23:39
2012-08-08_JP4997757B_发明专利_JP4997757B2 A thin film capacitor and method of manufacturing the same, electronic device and circuit board_+++H_a_e_g+++.docx
2026-03-19 23:39
2012-10-24_CN1988083B_发明授权_CN1988083B 薄膜电容器及其制造方法、电子器件和电路板_+++A_G_H_b+++.docx
2026-03-19 23:39
2013-02-21_US2013043560A_发明申请_US20130043560A1 Metal-Insulator-Metal Capacitor and Method of Fabricating_+++G_h+++.docx
2026-03-19 23:39
2013-02-28_JP2013041875A_发明专利_JP2013041875A Solid state imaging element, solid state imaging element manufacturing method and electronic apparatus_+++A_H+++.docx
2026-03-19 23:39
2013-05-09_US2013113068A_发明申请_US20130113068A1 LOW-K DIELECTRIC PROTECTION SPACER FOR PATTERNING THROUGH SUBSTRATE VIAS THROUGH A LOW-K WIRING LAYER_+++H+++.docx
2026-03-19 23:39
JP2017513222A_Description_20260309_2235_+++A_B_C_E_G_H_d_f+++.docx
2026-03-19 23:39
US2003071293A1_Description_20260309_2235_+++G_a_b_d_h+++.docx
2026-03-19 23:39
US2008233731A1_Description_20260309_2235_+++B_G_H+++.docx
2026-03-19 23:39
2003-07-11_JP2003197878A_发明专利_JP2003197878A Memory semiconductor device and its manufacturing method_+++g_h+++.docx

**对比文件名称**:2003-07-11_JP2003197878A_发明专利_JP2003197878A Memory semiconductor device and its manufacturing method

**目标专利名称**:用于晶片翘曲减小的应力缓解结构CN106165094B

**模型名称**:GPT-4

根据对目标专利说明书和权利要求的理解,以及对对比文件(JP2003197878A)的深入分析,现创建特征比对表格如下。技术特征的划分严格遵循目标专利权利要求中的划分。

### 特征比对表格

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**技术特征A**:包括:支撑第一沉积层间电介质的基板<br>**判断结果**:未直接公开,也未隐含公开对比文件说明书第0026段、图2:描述了“トランジスタを形成した半導体基板1の上部の層間絶縁層2上に、下部電極3と容量絶縁膜(強誘電体層)4と上部電極5とからなるキャパシタを形成した後、これを覆うように有機膜による第一の絶縁膜6とハードマスク材で形成された第二の絶縁膜7とからなる積層膜を形成する。” (在形成有晶体管的半导体基板1上部的层间绝缘层2上,形成由下部电极3、电容绝缘膜(铁电层)4和上部电极5构成的电容器后,形成由有机膜构成的第一绝缘膜6和由硬掩模材料构成的第二绝缘膜7构成的叠层膜覆盖该电容器。)对比文件公开了半导体基板(1)以及其上形成的多层结构(包括层间绝缘层2、电容器和叠层绝缘膜6、7)。然而,对比文件中的基板(1)是用于支撑整个半导体器件(包括晶体管和电容器),其上的“第一绝缘膜6”(有机膜)是作为层间绝缘膜或钝化膜的一部分,用于防止氢、水侵入和降低应力,其作用和结构与目标专利中专门用于应力缓解的“第一沉积层间电介质”(例如ILD-1,仅沉积在第一导电层表面)在功能、位置和目的上均不相同。目标专利的基板是专门用于支撑该特定应力缓解结构的“第一沉积层间电介质”。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出目标专利中“支撑第一沉积层间电介质的基板”这一技术特征。
**技术特征B**:包括后端制程(BEOL)导电层的第一导电栈,所述第一导电栈处于相对于所述基板的第一标高处,<br>**判断结果**:未直接公开,也未隐含公开对比文件说明书第0026段、图2:描述了形成“上部配線層8”。(上部布线层8)对比文件公开了“上部布线层8”,这可以视为一种后端制程(BEOL)的导电层。然而,目标专利的“第一导电栈”是一个包含多个特定导电层和电介质层的复合结构(如特征C所述),且处于“相对于基板的第一标高处”。对比文件仅公开了孤立的布线层(8),并未公开由多个BEOL层构成的“栈”结构,也未提及该布线层相对于基板具有特定的“标高”概念。目标专利的“标高”与应力缓解和翘曲控制直接相关,而对比文件中布线层的高度是其工艺的自然结果,并无此特定技术目的。因此,对比文件既未直接公开,也未隐含公开“第一导电栈”这一整体技术特征。
**技术特征C**:其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层<br>**判断结果**:未直接公开,也未隐含公开1. 对比文件说明书第0026段、图2:描述了“下部電極3と容量絶縁膜(強誘電体層)4と上部電極5とからなるキャパシタ”。(由下部电极3、电容绝缘膜(铁电层)4和上部电极5构成的电容器)<br>2. 第0026段:描述了“有機膜による第一の絶縁膜6とハードマスク材で形成された第二の絶縁膜7とからなる積層膜”。(由有机膜构成的第一绝缘膜6和由硬掩模材料构成的第二绝缘膜7构成的叠层膜)<br>3. 图2及说明书多处显示了布线层(8)与下层结构的连接。技术特征C定义了第一导电栈的详细层状结构。对比文件公开了电容器结构(下部电极3、电容绝缘膜4、上部电极5)以及覆盖其上的叠层绝缘膜(6和7)。然而:<br>1. 对比文件的下部电极3、电容绝缘膜4、上部电极5构成的是一个MIM电容器单元,其作用是存储数据,而非目标专利中用于构成应力缓解导电栈的一部分。<br>2. 对比文件的第一绝缘膜6(有机膜)和第二绝缘膜7(硬掩模材料)是作为层间绝缘或钝化膜,其作用是防止氢、水侵入和降低机械应力,而非目标专利中“仅在第一导电层表面上”沉积的层间电介质(用于隔离和应力控制)。<br>3. 对比文件没有公开如目标专利所述的“第一导电层直接在基板表面上”随后依次堆叠特定电介质和导电层,并通过通孔连接特定层的完整栈结构。<br>4. 对比文件中布线层8与下层电极(如下部电极3或上部电极5)的可能连接,其目的是电学互连,而非构成一个具有特定标高、用于缓解翘曲的导电栈。两者结构组成、各层作用和技术目的均存在本质区别。因此,该技术特征未被对比文件公开。
**技术特征D**:以及包括BEOL导电层的第二导电栈,第二导电栈处于相对于所述基板的不同于第一标高的第二标高处,其中第二导电栈包括直接在所述基板的表面上的第三导电层。<br>**判断结果**:未直接公开,也未隐含公开对比文件说明书第0065段、图5:描述了在形成第一层布线(8)后,沉积SiO2膜12作为层间绝缘膜,并形成钨插塞13和第二层Al布线图案14。(“Al配線パターン14を形成する”)对比文件在实施例3中公开了第二层布线图案(14),这可以视为另一个BEOL导电层。然而:<br>1. 对比文件没有将其描述为一个“第二导电栈”,它仅仅是另一层互连布线。<br>2. 对比文件没有提及该第二层布线(14)处于与第一层布线(8)不同的“标高”,目标专利的“标高”概念与应力缓解紧密相关,而对比文件无此概念。<br>3. 最关键的是,目标专利的“第二导电栈”包括“直接在基板表面上的第三导电层”。对比文件的第二层布线(14)是通过层间绝缘膜(12)和插塞(13)与下层隔离,并非直接形成在基板表面上。因此,对比文件完全没有公开“直接在基板表面上的第三导电层”这一关键限定。该技术特征未被公开。
**技术特征E**:其特征在于,所述基板的表面被暴露在第一导电栈与第二导电栈之间。<br>**判断结果**:未直接公开,也未隐含公开对比文件说明书及附图(如图2、4、5等)显示,绝缘膜(如6、7、11、12)连续覆盖基板上的器件区域,未描述在特定导电栈之间有意识地暴露基板表面。目标专利中“基板表面被暴露在第一导电栈与第二导电栈之间”是其应力缓解结构的核心设计之一,通过移除不必要的电介质材料来减少应力和翘曲。对比文件的所有实施例中,基板表面均被各种绝缘膜(如层间绝缘层2、第一绝缘膜6、第二绝缘膜7、表面保护膜9/10、耐湿保护膜11等)连续覆盖,以保护器件免受环境(尤其是氢和水)影响。对比文件的技术目的恰恰是提供完整覆盖以进行保护,与目标专利特意暴露基板以减少应力的目的完全相反。因此,本领域技术人员无法从对比文件中推理出该技术特征。
**技术特征F**:其特征在于,包括用第一导电层和第三导电层形成的电感器。<br>**判断结果**:未直接公开,也未隐含公开对比文件全文均未提及“电感器”(インダクタ)。其核心器件是电容器(キャパシタ),特别是铁电电容器。目标专利明确限定了器件包括由特定导电层形成的电感器。对比文件涉及存储器半导体装置,其有源器件是晶体管,无源器件是电容器(用于存储单元或旁路电容),从未提及或暗示电感器的存在。因此,该技术特征未被对比文件公开。
**技术特征G**:其特征在于,第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。<br>**判断结果**:隐含公开对比文件说明书第0026段、图2:明确公开了“下部電極3と容量絶縁膜(強誘電体層)4と上部電極5とからなるキャパシタ”。(由下部电极3、电容绝缘膜(铁电层)4和上部电极5构成的电容器)目标专利的该特征限定了第一导电栈中包含一个MIM电容器。对比文件明确公开了由下部电极(3)、电容绝缘膜(4)和上部电极(5)构成的三明治结构电容器。该结构本质上就是一个金属-绝缘体-金属(MIM)电容器,其中下部电极3和上部电极5对应“第一导电层”和“第二导电层”,电容绝缘膜4对应“第二沉积电介质层”。虽然对比文件中该电容器是作为独立的存储单元,而目标专利中它是集成在“第一导电栈”内,但“MIM电容器”这一子结构本身已被对比文件公开。根据宽松的隐含公开判断标准,本领域技术人员可以从对比文件公开的电容结构中,毫无疑义地识别出其中包含一个MIM电容器。因此,该技术特征被对比文件**隐含公开**。
**技术特征H**:其特征在于,所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机中的至少一者中。<br>**判断结果**:直接公开对比文件说明书第0036段:“前述したような不揮発性強誘電体メモリ装置は樹脂パッケージ、CSP...などのパッケージ実装やベアチップ実装、ICカード実装などによりパッケージングされて**民生機器分野**に用いられる。” (上述那样的非易失性铁电存储器装置通过树脂封装、CSP...等封装安装或裸芯片安装、IC卡安装等被封装,用于**民用设备领域**。)目标专利该特征限定了器件的应用领域。对比文件明确指出了其存储器装置用于“民用设备领域”(民生機器分野)。本领域技术人员公知,“民用设备领域”广泛包含了音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、PDA、计算机等消费电子设备。因此,对比文件直接公开了该集成电路器件可被纳入到所述应用领域中的至少一者。该技术特征被**直接公开**。

<<<h>>><<<g>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE