返回项目页面
对比文件列表
2003-07-11_JP2003197878A_发明专利_JP2003197878A Memory semiconductor device and its manufacturing method_+++g_h+++.docx
2026-03-19 23:39
2007-03-01_US2007045773A_发明申请_US20070045773A1 Integrated electronic device and method of making the same_+++H+++.docx
2026-03-19 23:39
2007-03-15_JP2007067236A_发明专利_JP2007067236A Integrated-type electronic part and manufacturing method for integrated- type electronic part_+++F_G_H_a_b_d+++.docx
2026-03-19 23:39
2007-06-25_KR1020070065769A_发明公开_KR1020070065769A 박막 캐패시터 및 그 제조 방법, 전자 장치 및 회로 기판_+++G_H_a+++.docx
2026-03-19 23:39
2007-06-27_CN1988083A_发明公开_CN1988083A 薄膜电容器及其制造方法、电子器件和电路板_+++G_a_c_h+++.docx
2026-03-19 23:39
2007-07-05_JP2007173386A_发明专利_JP2007173386A Thin-film capacitor, manufacturing method thereof, electronic equipment, and circuit board_+++A_B_G_d_e_h+++.docx
2026-03-19 23:39
2007-07-05_JP2007173437A_发明专利_JP2007173437A Electronic component_+++G_h+++.docx
2026-03-19 23:39
2007-07-12_US2007158848A_发明申请_US20070158848A1 Electronic component_+++B_G_H_a+++.docx
2026-03-19 23:39
2007-09-06_DE102006013812A_发明专利_DE102006013812A1 Thin film capacitor and method of making the same, electronic device and printed circuit board_+++H_g+++.docx
2026-03-19 23:39
2008-01-10_JP2008004734A_发明专利_JP2008004734A Integrated passive element, and multi-layer wiring substrate incorporating the same_+++A_G_b_c_d_h+++.docx
2026-03-19 23:39
2010-12-02_US2010301452A_发明申请_US20100301452A1 Integrated nano-farad capacitors and method of formation_+++B_G_h+++.docx
2026-03-19 23:39
2010-12-07_US7847402B_发明授权_US07847402B2 BEOL interconnect structures with improved resistance to stress_+++B_h+++.docx
2026-03-19 23:39
2011-07-12_US7977201B_发明授权_US07977201B2 Methods for forming back-end-of-line resistive semiconductor structures_+++a_b_h+++.docx
2026-03-19 23:39
2011-09-01_WO2011104775A_发明申请_WO2011104775A1 半導体装置_+++A_G_H_b_f+++.docx
2026-03-19 23:39
2011-09-08_JP2011176057A_发明专利_JP2011176057A Semiconductor device_+++A_F_G_H_b_c_d_e+++.docx
2026-03-19 23:39
2012-08-08_JP4997757B_发明专利_JP4997757B2 A thin film capacitor and method of manufacturing the same, electronic device and circuit board_+++H_a_e_g+++.docx
2026-03-19 23:39
2012-10-24_CN1988083B_发明授权_CN1988083B 薄膜电容器及其制造方法、电子器件和电路板_+++A_G_H_b+++.docx
2026-03-19 23:39
2013-02-21_US2013043560A_发明申请_US20130043560A1 Metal-Insulator-Metal Capacitor and Method of Fabricating_+++G_h+++.docx
2026-03-19 23:39
2013-02-28_JP2013041875A_发明专利_JP2013041875A Solid state imaging element, solid state imaging element manufacturing method and electronic apparatus_+++A_H+++.docx
2026-03-19 23:39
2013-05-09_US2013113068A_发明申请_US20130113068A1 LOW-K DIELECTRIC PROTECTION SPACER FOR PATTERNING THROUGH SUBSTRATE VIAS THROUGH A LOW-K WIRING LAYER_+++H+++.docx
2026-03-19 23:39
JP2017513222A_Description_20260309_2235_+++A_B_C_E_G_H_d_f+++.docx
2026-03-19 23:39
US2003071293A1_Description_20260309_2235_+++G_a_b_d_h+++.docx
2026-03-19 23:39
US2008233731A1_Description_20260309_2235_+++B_G_H+++.docx
2026-03-19 23:39
2007-07-05_JP2007173437A_发明专利_JP2007173437A Electronic component_+++G_h+++.docx

对比文件名称:2007-07-05_JP2007173437A_发明专利_JP2007173437A Electronic component

目标专利名称:280用于晶片翘曲减小的应力缓解结构CN106165094B

本次调用模型名称:GPT-4

作为资深专利代理师,我将根据目标专利说明书原文对技术特征进行解释,并与对比文件进行严谨比对。

**特征比对表格**

技术特征描述及公开性判断结果对比文件原文引用公开性论述
**A:包括:支撑第一沉积层间电介质的基板《未被公开》**[2] “集積型電子部品Xは、基板Sと…を備え…”。[2] “基板Sは、例えば、半導体基板、石英基板、ガラス基板、SOI(silicon on insulator)基板、SOQ(silicon on quartz)基板、またはSOG(silicon on glass)基板である。” [2] “第1配線部41は…下地密着層…と、主導電層…とからなる。” [2] “保護膜50は、例えばポリイミドまたはBCB(Benzocyclobutene)よりなり、キャパシタ10A,10B、コイルインダクタ20、第1配線部41、および第3配線部43を覆う。”**未被直接公开或隐含公开。** 目标专利中,“支撑第一沉积层间电介质的基板” 意味着基板(102)作为支撑结构,其表面直接沉积有第一层间电介质(110),且该第一层间电介质仅覆盖在第一导电层(104)的表面上(参见图2A-2B,图3B及说明书[0030],[0037])。对比文件公开了基板S,但其上形成的“第1配線部41”是导电层(由下地密着层和主导電层构成),并非层间电介质。对比文件中的“保護膜50”是覆盖在已完成器件上的整体钝化层,其作用是为器件提供机械保护和绝缘(类似目标专利的钝化层140),而非目标专利中特定地位于第一导电层之上、仅覆盖该导电层表面、用于在多层结构中隔离相邻导电层的“第一沉积层间电介质”。两者材料、形成阶段、结构和作用均不相同。因此,对比文件未公开该特征。
**B:包括后端制程(BEOL)导电层的第一导电栈,所述第一导电栈处于相对于所述基板的第一标高处,《未被公开》**[2] “キャパシタ10Aは…電極膜11,12および誘電体膜13からなる積層構造を有する。” [2] “電極膜11は、基板S上にパターン形成された下位電極膜であり…下地密着層11aと、主導電層11bと、密着金属層11cとからなる積層構造を有する。” [2] “電極膜12は、誘電体膜13を介して電極膜11に対向する上位電極膜であり…下地密着層12aおよび主導電層12bからなる積層構造を有する。”**未被直接公开或隐含公开。** 目标专利中的“第一导电栈”是一个包含多个导电层(如104, 114)和通孔(112)的垂直互连堆叠结构,其“标高”概念特指该堆叠结构中最高导电层部分相对于基板有源表面的距离(参见说明书[0046]-[0050],图3B)。对比文件公开了电容器10A,其包含堆叠的电极膜11、电介质膜13和电极膜12。虽然电极膜11和12可被视为导电层,但对比文件中的电容器10A是一个独立的无源器件结构,并非目标专利所定义的、作为器件内部互连或支撑一部分的“导电栈”。更重要的是,对比文件完全没有提及“后端制程(BEOL)导电层”或“相对于基板的标高”这一用于区分不同高度互连结构的概念。因此,对比文件未公开包含BEOL导电层并处于特定标高的“第一导电栈”这一技术特征。
**C:其中第一导电栈包括第一导电层直接在所述基板的表面上、第一沉积层间电介质仅在第一导电层的表面上、第二沉积电介质层在第一导电层上、第二导电层在第二沉积电介质层上、以及第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层《未被公开》**[2] “電極膜11は、基板S上にパターン形成された下位電極膜であり…下地密着層11aと、主導電層11bと、密着金属層11cとからなる積層構造を有する。” [2] “電極膜12は…誘電体膜13を介して電極膜11に対向する上位電極膜であり…下地密着層12aおよび主導電層12bからなる積層構造を有する。” [2] “誘電体膜13は…例えば酸化シリコン、窒化シリコン…よりなる。” [2] “配線40は…第1配線部41と、…第2配線部42と、…第3配線部43とからなる。”**未被直接公开或隐含公开。** 该特征详细定义了第一导电栈的具体层状结构。对比文件公开了电容器10A具有:直接在基板S上的下位电极膜11(可对应“第一导电层”)、在下位电极膜11上的诱电体膜13(可对应“第二沉积电介质层”)、以及在诱电体膜13上的上位电极膜12(可对应“第二导电层”)。然而,对比文件**完全没有公开**“第一沉积层间电介质仅在第一导电层的表面上”。其下位电极膜11是一个多层金属膜(11a, 11b, 11c),表面是密着金属层11c,并非层间电介质。对比文件也**没有公开**“第三导电层直接在第一沉积层间电介质上并且通过第一通孔耦合到第一导电层”这一关键互连结构。对比文件中的配线40(41, 42, 43)用于连接不同器件,但其结构与目标专利中通过通孔(112)连接不同标高导电层(104, 114)以形成导电栈的方式不同。因此,该复杂且特定的层叠与互连结构未被对比文件公开。
**D:以及包括BEOL导电层的第二导电栈,第二导电栈处于相对于所述基板的不同于第一标高的第二标高处,其中第二导电栈包括直接在所述基板的表面上的第三导电层。《未被公开》**[2] “キャパシタ10A,10B…”。[2] “コイルインダクタ20は、…基板S上にパターン形成された平面渦巻形コイルであり”。[2] “キャパシタ10Bは、電極パッド30B,30Dおよびコイルインダクタ20と電気的に接続されている。 具体的には、キャパシタ10Bの電極膜11は電極パッド30Bと電気的に接続され…”。**未被直接公开或隐含公开。** 目标专利的“第二导电栈”是与第一导电栈毗邻、但具有不同标高(即最高导电层距基板距离不同)的另一个互连堆叠结构,其包含“直接在基板表面上的第三导电层”(例如图3B中第二导电栈II”的导电层118)。对比文件公开了多个独立的器件结构,例如电容器10B和线圈电感器20。电容器10B的下位电极膜11也是“直接在基板S的表面上”。然而,对比文件并未将这些结构描述或暗示为与“第一导电栈”(假设电容器10A对应第一导电栈)具有不同“标高”的“第二导电栈”。目标专利中“导电栈”和“标高”的概念用于构建一个在空间上具有不同高度互连区域的应力缓解布局,而对比文件中的电容器10B和线圈20仅是电路中的并列元件,没有揭示它们相对于电容器10A在垂直空间(标高)上的特定差异关系。因此,该特征未被公开。
**E:其特征在于,所述基板的表面被暴露在第一导电栈与第二导电栈之间。《未被公开》**[2] “保護膜50は、例えばポリイミドまたはBCBよりなり、キャパシタ10A,10B、コイルインダクタ20、第1配線部41、および第3配線部43を覆う。” (图2,图3也显示保护膜50覆盖了器件间的基板表面)**未被直接公开或隐含公开。** 目标专利该特征的核心在于,通过移除不必要的层间电介质,使得基板(102)的裸露表面暴露在两个导电栈之间的区域(参见图2A通孔孔洞124,图3B),这是其应力缓解设计的关键之一。对比文件中,在电容器10A、10B以及线圈电感器20等器件之间的基板S表面,被连续的“保護膜50”所覆盖(参见图2,图3及说明书对应描述)。保护膜50的作用是封装和保护,而非有意暴露基板以缓解应力。因此,对比文件未公开“基板的表面被暴露在第一导电栈与第二导电栈之间”这一特征。
**F:其特征在于,包括用第一导电层和第三导电层形成的电感器。《未被公开》**[2] “コイルインダクタ20は、…基板S上にパターン形成された平面渦巻形コイルであり、端部21,22を有する。 このようなコイルインダクタ20は、例えばCu、Au、Ag、またはAlよりなる。”**未被直接公开或隐含公开。** 目标专利中,电感器是由构成导电栈的导电层(第一导电层104和第三导电层114)形成的(参见说明书[0027],[0030]及图4A-4E相关描述)。对比文件虽然公开了独立的线圈电感器20,但该电感器20是单独形成的结构(例如通过电镀,参见[0081]),并非利用电容器10A或10B的电极层(即第一导电层或类似第三导电层)来形成。两者的形成方式和结构关系不同。因此,对比文件未公开“用第一导电层和第三导电层形成的电感器”这一特定特征。
**G:其特征在于,第一导电栈包括用第一导电层、第一导电层与第二导电层之间的第二沉积电介质层、以及第二导电层形成的金属-绝缘体-金属电容器。《直接公开》**[2] “キャパシタ10Aは、電極膜11,12および誘電体膜13からなる積層構造を有する。” [2] “電極膜11は、基板S上にパターン形成された下位電極膜であり…” [2] “電極膜12は、誘電体膜13を介して電極膜11に対向する上位電極膜であり…” [2] “誘電体膜13は、好ましくは酸化物誘電体または窒化物誘電体であり、例えば酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、または酸化チタンよりなる。”**被直接公开。** 目标专利中,金属-绝缘体-金属(MIM)电容器由第一导电层(下电极)、第二沉积电介质层(绝缘体)和第二导电层(上电极)形成(参见说明书[0030],[0041])。对比文件明确公开了电容器10A具有完全相同的结构:下位电极膜11(对应第一导电层)、诱电体膜13(对应第二沉积电介质层)和上位电极膜12(对应第二导电层)。虽然对比文件未使用“MIM电容器”这一术语,但本领域技术人员能够毫无疑义地认识到,由金属电极膜(11,12)和中间的绝缘性诱电体膜(13)构成的电容器就是MIM电容器。该结构在对比文件中的作用也是作为集成无源器件中的电容元件,与目标专利中MIM电容器的作用相同。因此,该技术特征被对比文件直接公开。
**H:其特征在于,所述集成器件被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定的数据单元、以及计算机中的至少一者中。《隐含公开》**[2] “携帯電話やワイヤレスLAN等のRF(radio frequency)システムにおいては…” [2] “RFシステムにおいては、高機能を実現するために要する部品の増加などに伴い、各部品の小型化に対する要求が高まっている。”**被隐含公开。** 目标专利该特征限定了包含所述结构的集成电路器件的应用领域。对比文件在背景技术中明确提到其电子元件(集積型電子部品X)应用于“携帯電話”(移动电话)和“ワイヤレスLAN”(无线LAN)等RF系统。移动电话和无线LAN设备属于“通信设备”的范畴,而“通信设备”明确列在目标专利的特征H中。虽然对比文件未列举音乐播放器、导航设备等其他具体设备,但本领域技术人员根据对比文件公开的该器件应用于RF通信系统这一信息,能够合理推断出该器件可以被纳入到诸如移动电话这类“通信设备”中。因此,该技术特征被对比文件隐含公开。

<<<G>>>

<<<h>>>

Powered by Django

网站备案号:渝ICP备2023012882号


重庆市非显而易见网络科技有限责任公司 A Anti NPE NPE